차세대 비휘발성 메모리 적용을 위하여 Au/SrBi₂Ta₂O_(9)/LaZrO_(x)/Si 게이트 스택을 이용한 강유전체-게이트 전계효과 트랜지스터 : Ferroelectric-Gate Field-Effect Transistors with Au/SrBi₂Ta₂O_(9)/LaZrO_(x)/Si Gate Stack for Next Generation Non-Volatile Memories원문보기
최근 차세대 비휘발성 메모리를 위한 다양한 연구가 폭넓게 진행되고 있다. 이들중에서, 강유전체 게이트 전계 효과 트랜지스터 (Fe-FETs) 는 고밀도, 비파괴 판독 동작 (non-destructive read-out), 저소비전력, 고속 동작이라는 장점을 가지고 있다. 이와 같은 Fe-FETs는 금속-강유전체-반도체 (...
최근 차세대 비휘발성 메모리를 위한 다양한 연구가 폭넓게 진행되고 있다. 이들중에서, 강유전체 게이트 전계 효과 트랜지스터 (Fe-FETs) 는 고밀도, 비파괴 판독 동작 (non-destructive read-out), 저소비전력, 고속 동작이라는 장점을 가지고 있다. 이와 같은 Fe-FETs는 금속-강유전체-반도체 (MFS)와 금속-강유전체-절연층-반도체 (MFIS)라는 두 가지 게이트 구조를 이용한 연구가 진행되고 있다. MFS 게이트 구조의 경우, 강유전체 박막이 실리콘 기판 위에 직접 증착되기 때문에 좋은 계면 특성을 획득하는 것이 어렵다. 그래서, 좋은 계면 특성을 얻기 위하여, 실리콘과 강유전체 사이에 절연 버퍼층을 삽입한 MFIS게이트 구조의 제작이 요구된다. 그러나, 강유전체와 절연층은 직렬로 연결되었기 때문에 인가된 전압이 두 층에 분배되는 효과를 반드시 고려해야 한다. 그러므로, 절연층 재료는 산화막보다 높은 유전상수 값을 가진 물질이 주로 연구된다.
본 연구에서는, 강유전체 물질로서 SrBi₂Ta₂O_(9)(SBT) 와 실리콘과 강유전체 사이에 삽입되는 절연층 재료로서 LaZrO_(x) (LZO) 를 선택하였다. SBT는 적당한 유전상수, 우수한 피로 특성, 낮은 누설 전류 값과 같은 장점을 보이고 있어, Fe-FETs응용에 있어서 아주 매력적인 재료이다. 또한, 새로운 고유전체인 LZO는 문헌에 따르면, 최대 20까지의 유전 상수를 갖고 있으며, 실리콘과의 접촉에 있어서도 열적, 화학적으로 안정한 상태인 것으로 보고되고 있다.
먼저 LZO박막을 실리콘 기판위에 졸-겔 법을 이용하여 증착하고 그의 특성을 파악하였다. 졸-겔 증착된 35 nm 두께의 LZO 박막들은 산소 분위기에서700도, 750도, 그리고 800도에서 각각 열처리 되었다. 700도와 750도에서 결정화된 LZO 박막의 고주파 정전용량-전압 (capacitance-voltage, C-V) 특성 평가에서 이력현상은 나타나지 않았다. 등가 산화막 두께 (equivalent oxide thickness, EOT)는 각 열처리 온도에서 17.54nm, 18nm, 17.60nm로 다소 컸다. 그러나, LZO 박막은 좋은 표면 거칠기 특성을 지녔으며, 750도에서 열처리된 박막은 우수한 누설 전류 (leakage current) 특성을 보였다. 5 V의 인가전압에서 약 8.95×10^(-8) A/㎠의 누설전류 특성을 보였다.
이어서, Fe-FETs에 적용하기 위하여Au/SBT/LZO/Si의 MFIS 구조를 제작하고 평가하였다. 이때, SBT 박막들은 코팅 횟수를 조절하여, 그 두께를 각각 300nm, 450nm, 그리고 600nm 로 달리하여 증착하였다. 두께가 다른 각각의 SBT 박막들은 모두 800도에서 열처리 되었다. 열처리한 SBT 박막들은 (115) 우선 배향성이 높게 결정화되었으며, 두께가 증가할수록 그 배향성도 증가하였다. 또한, C-V 특성 평가에서 메모리 윈도우 폭(memory window width)은 두께와 인가전압이 증가할수록 그 폭도 증가하였다. 최대 메모리 윈도우 폭은 600nm 의 SBT 박막의 경우에 ±9 V의 인가 전압에서 약 1.94 V로 측정되었다. 누설전류 특성 역시 박막의 두께 증가에 따라서 향상 되었다. 600nm 의 SBT 박막의 경우에 그 누설 전류 밀도는 10 V의 인가전압에서 7.13×10^(-8) A/㎠으로 측정되었다.
상기의 결과들을 토대로, Au/SBT/LZO/Si 구조를 게이트 스택으로 갖는 Fe-FETs를 제작하였다. 이때의 SBT박막과 LZO박막의 두께는 각각 450nm, 35nm 로 하였다. 제작된 소자는 드레인 전류-드레인 전압(I_(D) - V(D) ) 특성으로부터 전형적인 n-채널 FET의 전압 전류 특성을 보였다. 그리고, 드레인 전류-게이트 전압 (I_(D) -V_(G) ) 특성으로부터 메모리 윈도우 폭은 약 0.7 V 였으며, 그의 전류의 온/오프 비는 약 103이였다.
최근 차세대 비휘발성 메모리를 위한 다양한 연구가 폭넓게 진행되고 있다. 이들중에서, 강유전체 게이트 전계 효과 트랜지스터 (Fe-FETs) 는 고밀도, 비파괴 판독 동작 (non-destructive read-out), 저소비전력, 고속 동작이라는 장점을 가지고 있다. 이와 같은 Fe-FETs는 금속-강유전체-반도체 (MFS)와 금속-강유전체-절연층-반도체 (MFIS)라는 두 가지 게이트 구조를 이용한 연구가 진행되고 있다. MFS 게이트 구조의 경우, 강유전체 박막이 실리콘 기판 위에 직접 증착되기 때문에 좋은 계면 특성을 획득하는 것이 어렵다. 그래서, 좋은 계면 특성을 얻기 위하여, 실리콘과 강유전체 사이에 절연 버퍼층을 삽입한 MFIS게이트 구조의 제작이 요구된다. 그러나, 강유전체와 절연층은 직렬로 연결되었기 때문에 인가된 전압이 두 층에 분배되는 효과를 반드시 고려해야 한다. 그러므로, 절연층 재료는 산화막보다 높은 유전상수 값을 가진 물질이 주로 연구된다.
본 연구에서는, 강유전체 물질로서 SrBi₂Ta₂O_(9)(SBT) 와 실리콘과 강유전체 사이에 삽입되는 절연층 재료로서 LaZrO_(x) (LZO) 를 선택하였다. SBT는 적당한 유전상수, 우수한 피로 특성, 낮은 누설 전류 값과 같은 장점을 보이고 있어, Fe-FETs응용에 있어서 아주 매력적인 재료이다. 또한, 새로운 고유전체인 LZO는 문헌에 따르면, 최대 20까지의 유전 상수를 갖고 있으며, 실리콘과의 접촉에 있어서도 열적, 화학적으로 안정한 상태인 것으로 보고되고 있다.
먼저 LZO박막을 실리콘 기판위에 졸-겔 법을 이용하여 증착하고 그의 특성을 파악하였다. 졸-겔 증착된 35 nm 두께의 LZO 박막들은 산소 분위기에서700도, 750도, 그리고 800도에서 각각 열처리 되었다. 700도와 750도에서 결정화된 LZO 박막의 고주파 정전용량-전압 (capacitance-voltage, C-V) 특성 평가에서 이력현상은 나타나지 않았다. 등가 산화막 두께 (equivalent oxide thickness, EOT)는 각 열처리 온도에서 17.54nm, 18nm, 17.60nm로 다소 컸다. 그러나, LZO 박막은 좋은 표면 거칠기 특성을 지녔으며, 750도에서 열처리된 박막은 우수한 누설 전류 (leakage current) 특성을 보였다. 5 V의 인가전압에서 약 8.95×10^(-8) A/㎠의 누설전류 특성을 보였다.
이어서, Fe-FETs에 적용하기 위하여Au/SBT/LZO/Si의 MFIS 구조를 제작하고 평가하였다. 이때, SBT 박막들은 코팅 횟수를 조절하여, 그 두께를 각각 300nm, 450nm, 그리고 600nm 로 달리하여 증착하였다. 두께가 다른 각각의 SBT 박막들은 모두 800도에서 열처리 되었다. 열처리한 SBT 박막들은 (115) 우선 배향성이 높게 결정화되었으며, 두께가 증가할수록 그 배향성도 증가하였다. 또한, C-V 특성 평가에서 메모리 윈도우 폭(memory window width)은 두께와 인가전압이 증가할수록 그 폭도 증가하였다. 최대 메모리 윈도우 폭은 600nm 의 SBT 박막의 경우에 ±9 V의 인가 전압에서 약 1.94 V로 측정되었다. 누설전류 특성 역시 박막의 두께 증가에 따라서 향상 되었다. 600nm 의 SBT 박막의 경우에 그 누설 전류 밀도는 10 V의 인가전압에서 7.13×10^(-8) A/㎠으로 측정되었다.
상기의 결과들을 토대로, Au/SBT/LZO/Si 구조를 게이트 스택으로 갖는 Fe-FETs를 제작하였다. 이때의 SBT박막과 LZO박막의 두께는 각각 450nm, 35nm 로 하였다. 제작된 소자는 드레인 전류-드레인 전압(I_(D) - V(D) ) 특성으로부터 전형적인 n-채널 FET의 전압 전류 특성을 보였다. 그리고, 드레인 전류-게이트 전압 (I_(D) -V_(G) ) 특성으로부터 메모리 윈도우 폭은 약 0.7 V 였으며, 그의 전류의 온/오프 비는 약 103이였다.
Recently, many studies for the next generation non-volatile memories have been extensively advanced. Among these memories, ferroelectric-gate field effect transistors (Fe-FETs) have promising advantages of high density integration, non-destructive read-out operation, low power-consumption, and high-...
Recently, many studies for the next generation non-volatile memories have been extensively advanced. Among these memories, ferroelectric-gate field effect transistors (Fe-FETs) have promising advantages of high density integration, non-destructive read-out operation, low power-consumption, and high-speed operation. In Fe-FETs with a gate stack of metal-ferroelectric-semiconductor (MFS) structure, ferroelectric thin films are directly deposited on Si. However, it is difficult to obtain good interface properties between ferroelectric films and Si. In order to acquire good interface properties, the metal-ferroelectric-insulator-semiconductor (MFIS) structure with a good insulator that works as buffer between the ferroelectric layer and Si has been proposed for the realization of Fe-FETs. In MFIS structure, since a ferroelectric capacitor and a dielectric capacitor are connected in series, the distribution of bias voltage on two capacitors should be considered. Therefore, insulator materials which have higher dielectric constant than silicon dioxide are more favorable to low voltage operation.
In this research, the SrBi₂Ta₂O_(9) (SBT) as ferroelectric material and the LaZrO_(x) (LZO) as the insulator material was chosen. The SBT film is the most promising material for the applications of Fe-FETs because of its high fatigue endurance, good retention and low leakage current. Also, the LaZrO_(x) (LZO) thin film has been recently reported to have a high dielectric constant of ≈20 and be chemically stable in contact with Si according to literature. Further, it has been reported that the LZO has a cubic pyroclore structure with a lattice parameter, which leads to a mismatch of 0.68% with Si (2a_(Si)=10.86Å). In particular, both lanthanum and zirconium atoms, the constituents of the LaZrO_(x) thin film, have been considered to be thermally stable in contact with Si.
First of all, LZO thin films were deposited on p-type Si (100) substrates using sol-gel method and characterized. The sol-gel derived LZO films were crystallized in O₂ atmosphere at different temperatures; 700℃, 750℃, and 800℃. From the C-V characteristics, no hysteresis was observed in the C-V curves for 700 ℃ and 750 ℃. The EOT determined from the accumulation capacitance of the C-V curve was about 17.54 nm, 18 nm and 17.60 nm for 700 ℃, 750 ℃ and 800 ℃, respectively. The comparatively large EOT was measured. However, the LZO film on the Si had a good surface morphology even though its crystalline phase was not an amorphous one. The leakage current densities of 700℃-annealed, 750 ℃-annealed and 800 ℃-annealed LZO films are about 3.50×10^(-3) A/㎠, 8.95×10^(-8) A/㎠, and 3.89×10^(-6) A/㎠, respectively, at 5V. The leakage current property of the 750 °C-annealed LZO film is visibly superior to the others.
Then, Au/SBT/LZO/Si MFIS structures were fabricated for the application of Fe-FETs, and investigated on their electrical and physical properties. All SBT films were deposited on LZO/Si structures and annealed at 800 ℃. Thickness was controlled by coating times, i.e. 4-time, 6-time and 8-time coating. The thickness of each samples were about 300nm, 450nm, and 600nm, respectively. The SBT films on the LZO/Si structure, as a ferroelectric layer, were crystallized in a polycrystalline phase with a highly preferred (115) orientation. The SBT films showed apparently the rod-like grains. The intensity of each pick slightly increased as thickness of SBT films increased. From the C-V characteristics, the memory window width also increased as the thickness of the SBT films and the bias voltage increased. The maximum value of memory window width was about 1.94 V at bias sweep voltage ±9 V for the 600nm SBT film. Leakage current densities were about 6.36×10^(-6) A/㎠, 4.71×10^(-7) A/㎠ and 7.13×10^(-8) A/㎠ at 10 V for 300 nm, 450 nm and 600 nm, respectively. The leakage current property of the MFIS structures was improved as the thickness of the SBT films increased.
Based on these results, the Fe-FETs with the Au/SBT/LZO/Si structure were fabricated. The thickness of the LZO buffer layer and the SBT film were about 35 nm and 450 nm, respectively. The I_(d)-V_(d) characteristics of the fabricated Fe-FETs showed typical n-channel MFIS-FETs C-V characteristics. From the I_(d)-V_(g) curve, the memory window (threshold shift) width was about 0.7 V due to the ferroelectric nature of the SBT film and the current on/off ratio was about 103.
Recently, many studies for the next generation non-volatile memories have been extensively advanced. Among these memories, ferroelectric-gate field effect transistors (Fe-FETs) have promising advantages of high density integration, non-destructive read-out operation, low power-consumption, and high-speed operation. In Fe-FETs with a gate stack of metal-ferroelectric-semiconductor (MFS) structure, ferroelectric thin films are directly deposited on Si. However, it is difficult to obtain good interface properties between ferroelectric films and Si. In order to acquire good interface properties, the metal-ferroelectric-insulator-semiconductor (MFIS) structure with a good insulator that works as buffer between the ferroelectric layer and Si has been proposed for the realization of Fe-FETs. In MFIS structure, since a ferroelectric capacitor and a dielectric capacitor are connected in series, the distribution of bias voltage on two capacitors should be considered. Therefore, insulator materials which have higher dielectric constant than silicon dioxide are more favorable to low voltage operation.
In this research, the SrBi₂Ta₂O_(9) (SBT) as ferroelectric material and the LaZrO_(x) (LZO) as the insulator material was chosen. The SBT film is the most promising material for the applications of Fe-FETs because of its high fatigue endurance, good retention and low leakage current. Also, the LaZrO_(x) (LZO) thin film has been recently reported to have a high dielectric constant of ≈20 and be chemically stable in contact with Si according to literature. Further, it has been reported that the LZO has a cubic pyroclore structure with a lattice parameter, which leads to a mismatch of 0.68% with Si (2a_(Si)=10.86Å). In particular, both lanthanum and zirconium atoms, the constituents of the LaZrO_(x) thin film, have been considered to be thermally stable in contact with Si.
First of all, LZO thin films were deposited on p-type Si (100) substrates using sol-gel method and characterized. The sol-gel derived LZO films were crystallized in O₂ atmosphere at different temperatures; 700℃, 750℃, and 800℃. From the C-V characteristics, no hysteresis was observed in the C-V curves for 700 ℃ and 750 ℃. The EOT determined from the accumulation capacitance of the C-V curve was about 17.54 nm, 18 nm and 17.60 nm for 700 ℃, 750 ℃ and 800 ℃, respectively. The comparatively large EOT was measured. However, the LZO film on the Si had a good surface morphology even though its crystalline phase was not an amorphous one. The leakage current densities of 700℃-annealed, 750 ℃-annealed and 800 ℃-annealed LZO films are about 3.50×10^(-3) A/㎠, 8.95×10^(-8) A/㎠, and 3.89×10^(-6) A/㎠, respectively, at 5V. The leakage current property of the 750 °C-annealed LZO film is visibly superior to the others.
Then, Au/SBT/LZO/Si MFIS structures were fabricated for the application of Fe-FETs, and investigated on their electrical and physical properties. All SBT films were deposited on LZO/Si structures and annealed at 800 ℃. Thickness was controlled by coating times, i.e. 4-time, 6-time and 8-time coating. The thickness of each samples were about 300nm, 450nm, and 600nm, respectively. The SBT films on the LZO/Si structure, as a ferroelectric layer, were crystallized in a polycrystalline phase with a highly preferred (115) orientation. The SBT films showed apparently the rod-like grains. The intensity of each pick slightly increased as thickness of SBT films increased. From the C-V characteristics, the memory window width also increased as the thickness of the SBT films and the bias voltage increased. The maximum value of memory window width was about 1.94 V at bias sweep voltage ±9 V for the 600nm SBT film. Leakage current densities were about 6.36×10^(-6) A/㎠, 4.71×10^(-7) A/㎠ and 7.13×10^(-8) A/㎠ at 10 V for 300 nm, 450 nm and 600 nm, respectively. The leakage current property of the MFIS structures was improved as the thickness of the SBT films increased.
Based on these results, the Fe-FETs with the Au/SBT/LZO/Si structure were fabricated. The thickness of the LZO buffer layer and the SBT film were about 35 nm and 450 nm, respectively. The I_(d)-V_(d) characteristics of the fabricated Fe-FETs showed typical n-channel MFIS-FETs C-V characteristics. From the I_(d)-V_(g) curve, the memory window (threshold shift) width was about 0.7 V due to the ferroelectric nature of the SBT film and the current on/off ratio was about 103.
주제어
#Fe-FETs
#Ferroelectric
#Non-volatile
#LaZrO_(x)
#SrBi₂Ta₂O_(9)
#강유전체
#비휘발성 메모리
학위논문 정보
저자
임종현
학위수여기관
서울시립대학교 대학원
학위구분
국내박사
학과
전자전기컴퓨터공학부
지도교수
김철주
발행연도
2009
총페이지
ⅷ, 111 p.
키워드
Fe-FETs,
Ferroelectric,
Non-volatile,
LaZrO_(x),
SrBi₂Ta₂O_(9),
강유전체,
비휘발성 메모리
※ AI-Helper는 부적절한 답변을 할 수 있습니다.