최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지 (wafer level package, WLP)는 fan-in 형태로, 입출력단자 (Input/Output, I/O) 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬 아웃 웨이퍼 레벨 패키지 (fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP는 실리콘 칩과 ...
최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지 (wafer level package, WLP)는 fan-in 형태로, 입출력단자 (Input/Output, I/O) 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬 아웃 웨이퍼 레벨 패키지 (fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP는 실리콘 칩과 에폭시몰딩 컴파운드 (epoxy mold compound, EMC)로 구성되어 있으며, EMC 위에 재배선 층 (redistribution layer, RDL)과 솔더볼 (solder ball)을 직접 형성시킴으로서 기존 패키지에 사용되었던 printed circuit board (PCB)를 사용할 필요 없기 때문에 패키지를 더 얇고, 값싸게 만들 수 있다. 또한 기존의 CSP (chip scale package) 공정으로 만들어진 패키지에 비해 더 많은 I/O 배선을 할 수 있으며, RDL로 인해 기존의 패키지보다 더 많은 칩들을 적층하여 사용할 수 있기 때문에 고집적화 및 고성능의 칩을 만들 수 있다는 장점이 있다. FOWLP에서 가장 심각한 문제 중의 하나는 휨 (warpage)의 발생으로, 이는 FOWLP의 두께가 기존 패키지에 비하여 얇고, 웨이퍼 레벨 단위로 공정이 진행되기 때문에 다이 레벨 패키지 보다 휨의 크기가 매우 크다. 휨의 발생은 후속 공정의 수율 및 웨이퍼 핸들링에 영향을 미치며, 심하게는 칩의 파손으로 이어질 수도 있다. 본 연구에서는 FOWLP의 휨의 특성 및 경향과 휨이 패키지 및 패키지 공정에 어떠한 영향을 미치는지 관찰하고, 영향을 미치는 주요 인자에 대해서 수치해석을 이용하여 분석하였다. 휨을 최소화하기 위하여 여러 종류의 EMC 및 다양한 재질의 캐리어를 사용하였을 경우에 대해서 휨의 크기를 비교하였으며 실험계획법의 요인배치법, 반응표면법 등을 이용하여 휨을 줄일 수 있는 최적 물성을 찾아 수치해석을 진행하였다. 또한 FOWLP의 주요 공정인 EMC 몰딩 후, 그리고 캐리어 분리 (detachment) 공정 후의 휨의 크기를 각각 해석하였다. 해석 결과, EMC 몰딩 후에 발생한 휨에 가장 영향을 미치는 인자는 EMC의 열팽창계수 (coefficient of thermal expansion, CTE)이며, EMC의 CTE를 낮추거나 유리천이온도 (Tg)를 높임으로서 휨을 감소시킬 수 있다. 캐리어 재질로는 Alloy42 (NI:42%, Fe:58%) 재질이 가장 낮은 휨을 보였으며, 따라서 가격, 산화 문제, 열전달 문제를 고려하여 볼 때 Alloy42 혹은 SUS 재질이 캐리어로서 적합할 것으로 판단된다.
최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지 (wafer level package, WLP)는 fan-in 형태로, 입출력단자 (Input/Output, I/O) 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬 아웃 웨이퍼 레벨 패키지 (fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP는 실리콘 칩과 에폭시 몰딩 컴파운드 (epoxy mold compound, EMC)로 구성되어 있으며, EMC 위에 재배선 층 (redistribution layer, RDL)과 솔더볼 (solder ball)을 직접 형성시킴으로서 기존 패키지에 사용되었던 printed circuit board (PCB)를 사용할 필요 없기 때문에 패키지를 더 얇고, 값싸게 만들 수 있다. 또한 기존의 CSP (chip scale package) 공정으로 만들어진 패키지에 비해 더 많은 I/O 배선을 할 수 있으며, RDL로 인해 기존의 패키지보다 더 많은 칩들을 적층하여 사용할 수 있기 때문에 고집적화 및 고성능의 칩을 만들 수 있다는 장점이 있다. FOWLP에서 가장 심각한 문제 중의 하나는 휨 (warpage)의 발생으로, 이는 FOWLP의 두께가 기존 패키지에 비하여 얇고, 웨이퍼 레벨 단위로 공정이 진행되기 때문에 다이 레벨 패키지 보다 휨의 크기가 매우 크다. 휨의 발생은 후속 공정의 수율 및 웨이퍼 핸들링에 영향을 미치며, 심하게는 칩의 파손으로 이어질 수도 있다. 본 연구에서는 FOWLP의 휨의 특성 및 경향과 휨이 패키지 및 패키지 공정에 어떠한 영향을 미치는지 관찰하고, 영향을 미치는 주요 인자에 대해서 수치해석을 이용하여 분석하였다. 휨을 최소화하기 위하여 여러 종류의 EMC 및 다양한 재질의 캐리어를 사용하였을 경우에 대해서 휨의 크기를 비교하였으며 실험계획법의 요인배치법, 반응표면법 등을 이용하여 휨을 줄일 수 있는 최적 물성을 찾아 수치해석을 진행하였다. 또한 FOWLP의 주요 공정인 EMC 몰딩 후, 그리고 캐리어 분리 (detachment) 공정 후의 휨의 크기를 각각 해석하였다. 해석 결과, EMC 몰딩 후에 발생한 휨에 가장 영향을 미치는 인자는 EMC의 열팽창계수 (coefficient of thermal expansion, CTE)이며, EMC의 CTE를 낮추거나 유리천이온도 (Tg)를 높임으로서 휨을 감소시킬 수 있다. 캐리어 재질로는 Alloy42 (NI:42%, Fe:58%) 재질이 가장 낮은 휨을 보였으며, 따라서 가격, 산화 문제, 열전달 문제를 고려하여 볼 때 Alloy42 혹은 SUS 재질이 캐리어로서 적합할 것으로 판단된다.
For mobile application, semiconductor packages are increasingly moving toward high density, miniaturization, lighter and multi-functions. Typical wafer level packages (WLP) is fan-in design, it can not meet high I/O requirement. The fan-out wafer level packages (FOWLPs) with reconfiguration technolo...
For mobile application, semiconductor packages are increasingly moving toward high density, miniaturization, lighter and multi-functions. Typical wafer level packages (WLP) is fan-in design, it can not meet high I/O requirement. The fan-out wafer level packages (FOWLPs) with reconfiguration technology have recently emerged as a new WLP technology. In FOWLP, warpage is one of the most critical issues since the thickness of FOWLP is thinner than traditional IC package and warpage of WLP is much larger than the die level package. Warpage affects the throughput and yield of the next manufacturing process as well as wafer handling and fabrication processability. In this study, we investigated the characteristics of warpage and main parameters which affect the warpage deformation of FOWLP using the finite element numerical simulation. In order to minimize the warpage, the characteristics of warpage for various epoxy mold compounds (EMCs) and carrier materials are investigated, and DOE optimization is also performed. In particular, warpage after EMC molding and after carrier detachment process were analyzed respectively. The simulation results indicate that the most influential factor on warpage is CTE of EMC after molding process. EMC material of low CTE and high Tg (glass transition temperature) will reduce the warpage. For carrier material, Alloy42 shows the lowest warpage. Therefore, considering the cost, oxidation and thermal conductivity, Alloy42 or SUS304 is recommend for a carrier material.
For mobile application, semiconductor packages are increasingly moving toward high density, miniaturization, lighter and multi-functions. Typical wafer level packages (WLP) is fan-in design, it can not meet high I/O requirement. The fan-out wafer level packages (FOWLPs) with reconfiguration technology have recently emerged as a new WLP technology. In FOWLP, warpage is one of the most critical issues since the thickness of FOWLP is thinner than traditional IC package and warpage of WLP is much larger than the die level package. Warpage affects the throughput and yield of the next manufacturing process as well as wafer handling and fabrication processability. In this study, we investigated the characteristics of warpage and main parameters which affect the warpage deformation of FOWLP using the finite element numerical simulation. In order to minimize the warpage, the characteristics of warpage for various epoxy mold compounds (EMCs) and carrier materials are investigated, and DOE optimization is also performed. In particular, warpage after EMC molding and after carrier detachment process were analyzed respectively. The simulation results indicate that the most influential factor on warpage is CTE of EMC after molding process. EMC material of low CTE and high Tg (glass transition temperature) will reduce the warpage. For carrier material, Alloy42 shows the lowest warpage. Therefore, considering the cost, oxidation and thermal conductivity, Alloy42 or SUS304 is recommend for a carrier material.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.