$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

CMOS VLSI의 효율적인 IDDQ 테스트 생성을 위한 패턴 생성기의 구현

Implementation of Pattern Generator for Efficient IDDQ Test Generation in CMOS VLSI

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.38 no.4 = no.286, 2001년, pp.292 - 301  

배성환 (한려대학교 멀티미디어정보통신공학과) ,  김관웅 (전북대학교 전자공학과) ,  전병실 (전북대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

IDDQ 테스트는 CMOS VLSI 회로에서 발생 가능한 여러 종류의 물리적 결함을 효율적으로 검출 할 수 있는 테스트 방식이다. 본 논문에서는 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 IDDQ 테스트 알고리즘을 이용하여 패턴 생성기를 개발하였다. 고려한 합선고장 모델은 회로의 레이아웃 정보에 의존하지 않으며, 내부노드 혹은 외부노드에 한정시킨 합선고장이 아닌 테스트 대상회로의 모든 노드에서 발생 가능한 단락이다. 구현된 테스트 패턴 생성기는 O(n2)의 복잡도를 갖는 합선고장과 전압 테스트 방식에 비해 상대적으로 느린 IDDQ 테스트를 위해서 새롭게 제안한 이웃 조사 알고리즘과 고장 collapsing 알고리즘을 이용하여, 빠른 고장 시뮬레이션 시간과 높은 고장 검출율을 유지하면서 적은 수의 테스트 패턴 생성이 가능하다. ISCAS 벤치마크 회로의 모의실험을 통하여 기존의 다른 방식보다 우수한 성능을 보였다.

Abstract AI-Helper 아이콘AI-Helper

IDDQ Testing is a very effective testing method to detect many kinds of physical defects occurred in CMOS VLSI circuits. In this paper, we consider the most commonly occurring bridging faults in current CMOS technologies and develop pattern generator for IDDQ testing using efficient IDDQ test algori...

참고문헌 (10)

  1. R. Rajsuman, IDDQ Testing for CMOS VLSI, Artech House, 1994 

  2. J. A. Abraham, 'Challenges in fault detection,' International Symposium on Fault-Tolerant Computing, pp. 96-114, 1995 

  3. 전병실 외, '기능테스트와 IDDQ 테스트를 위한 자체 점검 BIST 회로의 설계,' 서울대학교 반도체공동연구소 연구보고서, 1998 

  4. P. J. Thadikaran, 'Evaluation selection and generation of IDDQ tests,' PHD. Thesis. Department of Computer Science, State University of New York, 1996 

  5. A. Jee and F. J. Ferguson, 'Carafe: An inductive fault analysis tool for CMOS VLSI circuit,' Proc. IEEE Int'l Conf., pp. 73-82, 1993 

  6. T. Lee, I. N. Hajj, E. M. Rudnick, J. H. Patel, 'Genetic-algorithm based test generation for current testing of bridging faults in CMOS VLSI circuits,' IEEE VLSI Test Symposium, pp. 456-462, 1996 

  7. T. Shinogi and T. Hayashi, 'An iterative improvement method for generating compact tests for IDDQ testing of bridging faults,' IEICE Trans. INF & SYST., vol. E81-D. no. 7, July 1998 

  8. S. Chakravarty and P. J. Thadikaran, 'Simulation and generation of IDDQ tests for bridging faults in combinational circuit,' IEEE Trans. Computers, vol. 45, no. 10, pp. 1131-1140, Oct. 1996 

  9. 전병실 외, '합성고장을 위한 IDDQ 테스트 패턴 발생기의 구현,' 한국통신학회논문지, vol. 24, no. 12-A, pp. 2008-2014, 1999 

  10. U. Mahlstedt, et al., 'Test generation for IDDQ testing and leakage fault detection in CMOS circuits,' European DAC, pp. 486-491, Sep. 1992 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트