$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

계층적 SoC 테스트 접근을 위한 명령어 기반 코아 연결 모듈의 설계

A Design of Instruction Based Wrapped Core Linking Module for Hierarchical SoC Test Access

Abstract

For a System-on-a-Chip(SoC) comprised of multiple IP cores, various design techniques have been proposed to provide diverse test link configurations. In this paper, we introduce a new instruction based Wrapped Core Linking Module(WCLM) that enables systematic integration of IEEE 1149.1 TAP'd cotes and P1500 wrapped cores with requiring least amount of area overhead compared with other state-of-art techniques. The design preserves compatibility with standards and scalability for hierarchical access.

참고문헌 (12)

  1. Y. Zorian, E. J. Marinissen and S. Dey, 'Testing Embedded-core-based System Chips,' In Proceedings IEEE International Test Conference, page 130-143, 1998 
  2. Eric Jan Marinissen, Hans Digemanse, Robert Arendsen, Maurice Lousberg, Gerard Bos, Clemens Wouters, 'A Structured and Scalable Mechanism for Test Access to Embedded Reusable Cores', In Proceedings IEEE International Test Conference, page 284-293, 1993 
  3. V. Iyengar, K. Chakabarty and E. J. Marinissen, 'Test Wrapper and Test Access Mechanism Co-Optimization for System-on-Chip,' In Proceedings IEEE International Test Conference, page 1023-1032, 2001 
  4. IEEE Std, 1149.la, 1993 
  5. IEEE P1500 Web site. http://grouper.ieee.org/groups/1500/ 
  6. Lee Whetsel, 'An IEEE1149.1 Based Test Access Architecture For ICs With Embedded Cores', In Proceedings IEEE International Test Conference, page 69-78, 1997 
  7. Steven F. Oakland, 'Considerations for Implementing IEEE1149.1 on System-on-a-Chip Integrated Circuits', In Proceedings IEEE International Test Conference, page 628-637, 2000 
  8. Whetsel, L. 'Addressable test ports an approach to testing embedded cores', In Proceedings IEEE International Test Conference, page 1055-1064, 1999 
  9. Debashis Bhattacharya, 'Hierarchical Test Access Architecture for Embedded Cores in an Integrated Circuit', VLSI Test Symposium, Proceedings. 16th IEEE, page 8-14, 1998 
  10. Debashis Bhattacharya, 'Instructure-Driven Wake-Up Mechanism for Snoopy TAP Controller', VLSI Test Symposium, Proceedings. 17th IEEE, page 467-472, 1999 
  11. S. Harrison, G. Noeninckx, P. Horwood and P. Collins, 'Hierachical Boundary-Scan A Scan Chip-Set Solution', In Proceedings IEEE International Test Conference, page 480-486, 2001 
  12. B. I. Dervisoglu, 'A unifiled DFT architecture for use with IEEE 1149.1 and VSIA/IEEE P1500 compliant test access controllers', Design Automation Conference, page 53-58, 2001 

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. 원문복사서비스 안내 바로 가기

상세조회 0건 원문조회 0건

이 논문과 연관된 기능

DOI 인용 스타일