• 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

An Efficient Built-in Self-Test Algorithm for Neighborhood Pattern- and Bit-Line-Sensitive Faults in High-Density Memories

ETRI journal v.26 no.6 , 2004년, pp.520 - 534  

As the density of memories increases, unwanted interference between cells and the coupling noise between bit-lines become significant, requiring parallel testing. Testing high-density memories for a high degree of fault coverage requires either a relatively large number of test vectors or a significant amount of additional test circuitry. This paper proposes a new tiling method and an efficient built-in self-test (BIST) algorithm for neighborhood pattern-sensitive faults (NPSFs) and new neighborhood bit-line sensitive faults (NBLSFs). Instead of the conventional five-cell and nine-cell physical neighborhood layouts to test memory cells, a four-cell layout is utilized. This four-cell layout needs smaller test vectors, provides easier hardware implementation, and is more appropriate for both NPSFs and NBLSFs detection. A CMOS column decoder and the parallel comparator proposed by P. Mazumder are modified to implement the test procedure. Consequently, these reduce the number of transistors used for a BIST circuit. Also, we present algorithm properties such as the capability to detect stuck-at faults, transition faults, conventional pattern-sensitive faults, and neighborhood bit-line sensitive faults.

저자의 다른 논문

참고문헌 (11)

  1. Implementation of a Built-in Self Test Circuit for High Density Memory Test Using a New Tiling Method , Kang, D.C.;Cho, S.B. , Proc. ITC-CSCC'98 / v.,pp.1781-1784, 1998
  2. A New Test Algorithm for Bit-Line Sensitive Faults in Super High-Density Memories , Kang, D.C.;Lee, J.H.;Cho, S.B. , Proc. IEEE The Fifth Russian-Korean Int’l Sym. on Science and Technology / v.1,pp.198-201, 2001
  3. DRAM Design , Yoo, H.J. , / v.,pp.13-71, 1996
  4. Open Defects in CMOS RAM Address Decoders , Sachdev, M. , IEEE Design & Test of Computers / v.14,pp.26-33, 1997
  5. Testing Memories for Single-Cell Pattern-Sensitive Faults , Hayes, J.P. , IEEE Trans. Comput. / v.29,pp., 1980
  6. Detection of Pattern-Sensitive Faults in RAMs , Hayes, J.P. , IEEE Trans. Comput. / v.24,pp.150-157, 1975
  7. Semiconductor Memories , Sharma, A.K. , / v.,pp.151-154, 1996
  8. Test Procedures for a Class of Pattern-Sensitive Faults in Semiconductor Random-Access Memories , Suk, D.S.;Reddy, S.M. , IEEE Trans. Comput. / v.29,pp.419-429, 1980
  9. Parallel Testing for Pattern-Sensitive Faults in Semiconductor Random-Access Memories , Mazumder, P.;Patel, J.H. , IEEE Trans. Comput. / v.38,pp.394-407, 1989
  10. An Algorithm to Test RAMs for Physical Neighborhood Sensitive Faults , Franklin, M.;Saluja, K.K. , Proc. IEEE ITC 1991 / v.,pp.675-684, 1991
  11. An Integrated Test Concept for Switched-Capacitor Dynamic MOS RAM's , Lo, T.C.;Guidry, M.R. , IEEE J. Solid-State Circuits / v.12,pp.693-703, 1977

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음


원문 PDF 다운로드

  • ScienceON :
  • KCI :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일