• 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

Effect of Shield Line on Noise Margin and Refresh Time of Planar DRAM Cell for Embedded Application

ETRI journal v.26 no.6 , 2004년, pp.583 - 588  

In this paper we investigate the effect of a shield metal line inserted between adjacent bit lines on the refresh time and noise margin in a planar DRAM cell. The DRAM cell consists of an access transistor, which is biased to 2.5V during operation, and an NMOS capacitor having the capacitance of 10fF per unit cell and a cell size of $3.63{\mu}m^2$. We designed a 1Mb DRAM with an open bit-line structure. It appears that the refresh time is increased from 4.5 ms to 12 ms when the shield metal line is inserted. Also, it appears that no failure occurs when $V_{cc}$ is increased from 2.2 V to 3 V during a bump up test, while it fails at 2.8 V without a shield metal line. Raphael simulation reveals that the coupling noise between adjacent bit lines is reduced to 1/24 when a shield metal line is inserted, while total capacitance per bit line is increased only by 10%.

저자의 다른 논문

참고문헌 (11)

  1. Method and Apparatus for Complete Hiding of the Refresh of a Semiconductor Memory , Leung, W.;Hsu, F.C. , / v.,pp., 1999
  2. An Embedded DRAM Module Using a Dual Sense Amplifier Architecture in a Logic Process, ISSCC Dig. Tech. Papers , Hashimoto, M.;Abe, K.;Seshadri, A. , / v.,pp.64-65, 1997
  3. Multiple Twisted Dataline Techniques for Multigigabit DRAM’s , Min, Dong-Sun;Langer, Dietrich W.;Senior Member;IEEE , IEEE J. Solid-State Circuits / v.34,pp.856-865, 1999
  4. Twisted Bit-Line Architecture for Multi-Megabit DRAMs , Hidaka, H.;Fujishima, F.;Matsuda, Y.;Asakura, M.;Yoshihara, T. , IEEE J. Solid-State Circuits / v.24,pp.21-28, 1989
  5. A 7.1 GB/s Low-Power Rendering Engine in 2D Array Embedded Memory Logic CMOS for Portable Multimedia System , Park, Y.H.;Han, S.H.;Lee, J.H.;Yoo, H.J. , IEEE J. Solid-State Circuits / v.36,pp.944-955, 2001
  6. A Platform-Based SoC Design of a 32-Bit Smart Card , Kim, W. , ETRI J. / v.25,pp.510-516, 2003
  7. Pipelined Macroblock Processing to Reduce Internal Buffer Size of Motion Estimation in Multimedia SoCs , Lee, S. , ETRI J. / v.25,pp.297-304, 2003
  8. A Process Technology for $0.16{\mu}m$ Embedded DRAM with Fast Logic Speed and Small DRAM Cell , Suh, D.H.;Lee, J.H. , J. Electrochem. Soc. / v.151,pp.G618-G622, 2004
  9. Investigation of a Relationship between Refresh Time and Implantation Overlap in Capacitor Region of P-MOS DRAM Cell , Kim, Y.J.;Lee, J.H.;Jeong, Y.C.;Cho, J.H. , Microelectronic Eng. / v.71,pp.262-265, 2004
  10. Characterization of 3 Dimensional Capacitor Prepared by Oxide Recess in Shallow Trench Isolation , Suh, D.H.;Cho, J.H.;Jeong, Y.C.;Chi, S.Y.;Park, J.G.;Kim, Y.J.;Lee, J.H. , J. Electrochem. Soc. / v.,pp., 0000
  11. An Experimental 16-Mbit DRAM with Transposed Data Line Structure, ISSCC Dig. Tech. Papers , Aoki, M.;Horiguchi, M.;Itoh, K. , / v.,pp.250-251, 1998

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음


원문 PDF 다운로드

  • ScienceON :
  • KCI :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일