$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

전력소비 최소화를 위한 새로운 펑션유닛의 자원 할당 알고리듬

A New Resource Allocation Algorithm of Functional Units to Minimize Power Dissipation

초록

본 논문에서는 산술 연산을 수행하는 연산자의 수가 많은 펑션유닛의 입력 데이터의 스위칭을 최소화하여 소비 전력을 줄인다. 따라서 회로전체의 전력 소모를 줄이기 위해 연산자가 소모하는 전력을 우선적으로 최소화하는 것은 전력 감소의 큰 효과를 가진다. 본 논문은 VLSI회로에서 전력소비에 가장 영향을 많이 미치는 펑션유닛의 연산과정에서 소비하는 전력을 최소화하는 알고리즘을 제안한다. 펑션유닛에서 모든 연산은 전력소비 정보를 가진 전력 라이브러리를 이용하여 피연산자를 스케줄링한다. 전력 라이브러리는 펑션유닛의 모든 입력에 대해 각각의 컨트롤 스텝마다 입력 데이터의 정보를 갱신하고, 그 정보는 스케줄링 과정에서 사용되어진다. 따라서 모든 연산에서 최적화된 데이터를 펑션유닛의 입력으로 하여 전력소비를 최소화 할 수 있다. 본 논문은 상위 레벨 합성 과정에서 펑션유닛에 대한 최소의 전력소비를 위하여 제안하는 알고리즘을 적용하여 실험한 결과 최대 9.4%의 전력 감소효과가 있었다.

Abstract

This paper reduces power dissipation with the minimum switching activity of functional units that have many operators. Therefore, it has more effects of power dissipation that operator dissipation to reduce power dissipation of whole circuit preferentially. This paper proposes an algorithm that minimize power dissipation in functional units operations that affect much as power dissipation in VLSI circuit. The algorithm has scheduled operands using power library that has information of all operands. The power library upgrades information of input data in each control step about all inputs of functional units and the information is used at scheduling process. Therefore, the power dissipation is minimized by functional units inputs in optimized data. This paper has applied algorithm that proposed for minimizing power dissipation to functional unit in high level synthesis. The result of experiment has effect of maximum 9.4 % for minimizing power dissipation.

저자의 다른 논문

참고문헌 (6)

  1. High-level Synthesis:Introduction to Chip and System Design , Gajski, D.;Dutt, N. , / v.,pp., 1992
  2. Synthesis and Optimization of Digital Circuits , Micheli, G.D. , / v.,pp., 1994
  3. Minimizing power consumption in digital CMOS circuits , Chandrakasan, A.P.;Brodersen, R.W. , Procs. of the IEEE / v.83,pp.498-523, 1995
  4. Scheduling algorithms high level synthesis, Term Paper ECE 834, Course : Digital Design Environments , Govindarajan, Sriram , / v.,pp., 0000
  5. The high level synthesis of digital systems , Mcfarland, M.C.;Parker, A.C.;Camposano, R. , Procs of the IEEE / v.78,pp., 1990
  6. Register allocation and binding for low power , Chand, J.M.;Pedram, M. , Procs. of the ACM/IEEE Design Automation Conference / v.,pp.29-35, 1995

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일