$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multi Chip Package의 SRAM을 위한 웨이퍼 Burn-in 방법

Wafer Burn-in Method for SRAM in Multi Chip Package

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.18 no.6, 2005년, pp.506 - 509  

윤지영 (고려대학교 전기공학과) ,  유장우 (고려대학교 전기공학과) ,  김후성 (삼성전자(주) 메모리사업부) ,  성만영 (삼성전자(주) 메모리사업부)

Abstract AI-Helper 아이콘AI-Helper

This paper presents the improved burn-in method for the reliability of SRAM in Multi Chip Package (MCP). Semiconductor reliability is commonly improved by the burn-in process. Reliability Problem is very significant in the MCP which includes over two chips in a package because the failure of one SRA...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 기존 burn-in 방법은 보통 burn-in 과정만을 위해 인가되는 외부 신호에 이용되지만 데이터 라인을 이용하면 테스트 시간이 증가하는 문제가 있다. 따라서 테스트 시간 증가의 문제점을 해결하기 위해 동시에 멀티 셀 블럭을 선택하는 방법을 이용하고 전기적으로 다른 값을 가지는 데 이 터가 주어진다. 즉, 쓰기와 읽기 동작 동안 멀티 셀이 선택되고 데이터가 센싱 라인으로 전달된다.
  • 메모리 칩의 신뢰성은 칩 내부에 존재할 수 있는 불량을 미리 검출하기 위해 높은 전압이나 높은 온도에서 스트레스를 인가하는 burn-in 과정을 통하여 향상돨 수 있으며 고온, 고전압, 장시간의 공정에서도 같은 결과를 보인다[2]. 본 논문에서는 MGP의 트랜지스터 SRAM의 신뢰성을 향 상시키기 위해 새로운 burn-in 방법을 기존의 방법에 추가된 형태로 제안하였다.
  • 본 논문에서는 기존의 웨이퍼 레벨 burn-in 방법으로 검출할 수 없었던 불량들을 검출하기 위해 데이터 라인을 이용하여 셀 블록에 스트레스를 인가 하는 방안을 적용하였으며, bum-in 공정 시 발생하는 테스트 시간 증가 문제를 해결하기 위해 멀티 셀을 선택하는 방법을 제안하였다. 이 방법의 적용으로 패키지 테스트 단계에서 많이 발생하는 센싱 회로에서의 불량을 웨이퍼 테스트 단계에서 검출함으로써 MCP 등의 응용에서 신뢰성 개선에 크게 기여할 것으로 예상된다.

가설 설정

  • (a) bit line failure in cell block. (b) single bit failure. (c) bit line failure in sensing circuit.
  • (b) 싱글 비트 불량. (c) 센싱 회로에서의 비트 라인 불량.
본문요약 정보가 도움이 되었나요?

참고문헌 (7)

  1. 이동희, 최복길, 성만영, 문병무, 성영권, 'MOS 커패시터 절연막의 수명예측법에 관한 연구', 전기전자재료학회논문지, 12권7호, p. 611, 1999 

  2. H. H. Huston, M. H. Wood, and V. M. De Palma, 'Burn-in effectiveness - theory and measurement', International Reliability Physics Symposium, p. 271, 1991 

  3. J. H. Lee, M. J. Jang, K. S. Yoon, Y. J. Park, H. G. Yoon, and H. D. Lee, 'Characterization of stress-induced p+/n junction leakage failure for sub-0.15 um CMOS technology', J. Korean Phys. Soc., Vol. 40, No.4, p. 610, 2002 

  4. D. Hodges, W. Adamjee, C. Corona, J. M. Czarnowski, R. Eklund, J. Guajardo, and A. Youngblood, 'Flip chip MCM-L using known good die', International Conference on Multichip Modules and High Density Packaging, p. 358, 1998 

  5. K. Nierle and A. Norris, 'Methods for Increasing Burn in Efficiency for DRAMs', International Reliability Workshop Final Report, p. 183, 2000 

  6. A. D. Singh, 'On wafer burn-in strategies for MCM die', International Conference and Exhibition Multichip Modules, p. 255, 1994 

  7. 배지철, 이용재, '분석 조건에 따른 p-MOSFET의 게이트에 유기된 드레인 누설전류의 열화', 전기전자재료학회논문지,10권, 1호, p. 26, 1997 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트