$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

Abstract

In this paper, interface circuits that are suitable for point-to-point interconnection with an over 1 Gbps data rate per pin are proposed. To achieve a successful data transfer rate of multi-gigabits per-second between two chips with a point-to-point interconnection, the input receiver uses an on-chip parallel terminator of the pass gate style, while the output driver uses the pullup and pulldown transistors of the diode-connected style. In addition, the novel dynamic voltage level converter (DVLC) has solved such problems as the access time increase and valid data window reduction. These schemes were adopted on a 64 Mb DDR SRAM with a 1.5 Gbps data rate per pin and fabricated using a 0.10 ${\mu}m$ dual gate oxide CMOS technology.

저자의 다른 논문

참고문헌 (9)

  1. Modeling of Multi-Level Interconnects for Full-Chip Simulation , Yoon, S.I.(et al.) , Journal of the Korean Physical Society / v.40,pp.742-748, 2002
  2. Output-Buffer-Delay Modeling Circuit for a High-Speed Data Interface , Park, Y.J.(et al.) , Journal of the Korean Physical Society / v.40,pp.709-711, 2002
  3. A New Level Converter for Low-Power Applications , Yu, Chien-Cheng;Wang, Wei-Ping;Liu, Bin-Da , Circuits and Systems, 2001, ISCAS 2001, The 2001 IEEE Int’l Symp. / v.1,pp.113-116, 2001
  4. A 2-Gbaud 0.7-V Swing Voltage Mode Driver and On-Chip Terminator for High Speed NRZ Data Transmission , Ahn, G.J.;Jeong, D.K.(et al.) , IEEE J. Solid-State Circuits / v.35,pp.915-918, 2000
  5. A 400 MT/s 6.4 GB/s Multiprocessor Buf Interface , Muljono, H.(et al.) , ISSCC 2003 / v.1,pp.338-339, 2003
  6. Gigabit-Per-Second, ECL-Compatible I/O Interface in 0.35-um CMOS , Djahanshhi, H.(et al.) , IEEE J. Solid-State Circuits / v.34,pp.1074-1083, 1999
  7. A 0.8 um CMOS 2.5 Gb/s Oversampling Receiver and Transmitter for Serial Links , Yang, C.K.K.(et al.) , IEEE J. Solid-State Circuits / v.31,pp.2015-2023, 1996
  8. A Serial Input/Output Circuit with 8 bit and 16 bit Selection Modes , Yang, Y.S.(et al.) , ETRI J. / v.24,pp.462-464, 2002
  9. An 18-Mb, 12.3 GB/s CMOS Pipeline-Burst Cache SRAM with 1.54 Gb/s/pin , Zhao, Cangsang;Bhattacharya, Uddalak , IEEE J. Solid-State Circuits / v.34,pp.1564-1570, 1999

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :
  • KCI :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일