$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계

Design of a High Performance Multiplier Using Current-Mode CMOS Quaternary Logic Circuits

초록

본 논문에서는 CMOS 다치 논리회로를 이용한 고성능 곱셈기를 제안하였다. 이 곱셈기는 Modified Baugh-Wooley 곱셈 알고리즘과 전류모드 4치 논리회로를 적용하여 트랜지스터의 수를 감소시키고 이에 따른 상호연결 복잡도를 감소시켜 곱셈기 성능을 향상시켰다. 제안한 회로는 전압모드 2진 논리신호를 전류모드 4치 논리신호로 확장하는 동시에 부분 곱을 생성하고 4치 논리 가산기를 통해 가산을 수행 후 전류모드 4치-2진 논리 변환 디코더를 이용하여 출력을 생성한다. 이와 같이 곱셈기의 내부는 전류모드 4치 논리로 구성하였으며 입출력단은 전압모드 2진 논리회로의 입,출력을 사용함으로써 기존의 시스템과 완벽한 호환성을 갖도록 설계하였다. 이 곱셈기는 6.1mW의 소비전력과 4.5ns의 전달지연을 보였으며, 트랜지스터 수는 두 개의 비교 대상 회로에 비해 60%, 43% 노드 수는 46%, 35% 감소하였다. 설계한 회로는 3.3V의 공급전원과 단위전류 5uA를 사용하여, 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, HSPICE를 사용하여 그 타당성을 입증하였다.

Abstract

This paper proposes a high performance multiplier using CMOS multiple-valued logic circuits. The multiplier based on the Modified Baugh-Wooley algorithm is designed with current-mode CMOS quaternary logic circuits. The multiplier is functionally partitioned into the following major sections: partial product generator block(binary-quaternary logic conversion block), current-mode quaternary logic full-adder block, and quaternary-binary logic conversion block. The proposed multiplier has 4.5ns of propagation delay and 6.1mW of power consumption. This multiplier can easily adapted to the binary system by the encoder and the decoder. This circuit is designed with 0.35um standard CMOS process at 3.3V supply voltage and 5uA unit current. The validity and effectiveness are verified through the HSPICE simulation.

저자의 다른 논문

참고문헌 (7)

  1. 고성능 마이크로프로세서 곱셈기 구조;정보통신학술지원국 비디오 강좌 시리즈 , 이용석 , / v.,pp., 1998
  2. A 4.4 ns CMOS 54x54 Multiplier Using Pass-Transistor Multiplexer , Nono Ohkubo;Makoto Suzuki;Toshinobu Shinbo;Toshiaki Yamanaka;Akihiro Shimizu;Katsuro Sasaki;Uoshinobu Nakagome , IEEE J. Solid-State Circuits / v.30,pp.251-257, 1995
  3. Current-mode CMOS Multiple-Valued Logic circuits , Wayne Current, K. , IEEE J. Solid-State Circuits / v.29,pp.95-107, 1994
  4. Application for quaternary logic to the design of a proposed discrete cosine transform chip , Wayne Current, K. , Int. J. Electronics / v.67,pp.678-701, 1989
  5. A 200 MHz Pipelined Multiplier Using 1.5V -Supply Multiple-Valued MOS Current-Mode Circuits with Dual-Rail Source-Coupled Logic , Takahiro Hanyu;Michitaka Kameyama , IEEE J. Solid-State Circuits / v.30,pp.1239-1245, 1995
  6. 전류모드 다치논리 CMOS 회로를 이용한 전가산기 설계 , 이용섭;곽철호;김정범 , 전자공학회 논문지 / v.39,pp.75-82, 2002
  7. 전류모드 CMOS 다치 논리회로를 이용한 32x32-bit Modified Booth 곱셈기 설계 , 이은실;김정범 , 전자공학회 논문지 / v.40,pp.72-80, 2003

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일