$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

CMOS 링발진기의 전원 잡음에 의한 위상잡음과 Jitter 연구

A Study on Phase-Noise and Jitter due to the Power Supply Noise of the CMOS Ring Oscillator

초록

전원 잡음에 의한 링발진기의 위상잡음과 jitter의 모델을 제시하고 시뮬레이션을 수행하여 모델의 타당성을 확인하였다. 링발진기의 전원 잡음은 협대역 위상변조에 의해 중심 주파수 양측면에 잡음 주파수만큼 간격을 두고 출력 잡음 신호가 나타나는 위상잡음으로 나타났다. 또한 전원 잡음에 의한 jitter의 선형 모델을 제시하였고, 시뮬레이션에 의해 jitter가 잡음 진폭의 크기에 비례하여 발생하는 것을 확인하였다.

Abstract

Models for the phase noise and jitter of the ring oscillator with the power supply noise are suggested and verified by simulations. The power supply noise is converted into the phase-noise by the narrow band phase modulation. The phase-noise appears as sideband frequencies apart from the center frequency of the ring oscillator as much as the frequency of the power supply noise. A jitter model describing the linear relation of jitter with the amplitude of the power supply noise is suggested and verified by simulation.

저자의 다른 논문

참고문헌 (6)

  1. L. DeVito, J. Newton, R. Croughwell, J. Bulzacchelli, andF. Benkley, 'A 52 MHzand 155 MHz clock recovery PLL,' in ISCC Dig. Tech. Papers, 1991,pp. 142-143 
  2. A. W. Bucheald, K. W. Martin, A. K. Oki, and K. W. Kobayashi, 'A 6-GHz integrated phase-locked loop using AlGaAs/GaAs heterojunction bipolar transistors,' IEEE J. Solid-State Circuits, vol.27, Dec. 1992,pp. 1752-1762 
  3. J. Craninckx and M. Steyaert, 'A CMOS 1.8 GHz low-phase-noise voltage-controlled oscillator with prescaler,' in Proc. IEEE ISSCC, San Francisco, CA, Feb. 1995,pp.266-267 
  4. T. S. Aytur and B. Razavi, 'A 2 GHz 6-mV BiCMOS frequency-synthesizer,' IEEE J. Solid-State Circuits, vol. 30, pp.1457-1462, 1995 
  5. B. Razavi, 'A 1.8 GHz CMOS voltage-controlled oscillator,' in IEEE proc. ISSCC, San Francisco, CA, Feb. 1997,pp. 388-389 
  6. M.Horowitz, A. Chan, J. Cobrunson, J. Gasbarro, T. Lee, W. Leung, W. Richardson, T. Thrush, and Y. Fujii, 'PLL design for a 500Mb/s interface,' in ISSDD Dig. Tech. Papers,Feb. 1993,pp. 160-161 

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일