$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Polynomial basis 방식의 3배속 직렬 유한체 곱셈기
3X Serial GF($2^m$) Multiplier Architecture on Polynomial Basis Finite Field 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.10 no.2, 2006년, pp.328 - 332  

문상국 (목원대학교 정보전자영상공학부)

초록
AI-Helper 아이콘AI-Helper

정보 보호 응용에 새로운 이슈가 되고 있는 ECC 공개키 암호 알고리즘은 유한체 차원에서의 효율적인 연산처리가 중요하다. 직렬 유한체 곱셈기의 근간은 Mastrovito의 직렬 곱셈기에서 유래한다. 본 논문에서는 polynomial basis 방식을 적용하고 식을 유도하여 Mastrovito의 직렬 유한체 곱셈방식의 3배 성능을 보이는 유한체 곱셈기를 제안하고, HDL로 기술하여 기능을 검증하고 성능을 평가한다. 설계된 3배속 직렬 유한체 곱셈기는 부분합을 생성하는 회로의 추가만으로 기존 직렬 곱셈기의 3배의 성능을 보여주었다. 비도 높은 암호용으로 연구된 유한체 곱셈 연산기는 크게 직렬 유한체 곱셈기, 배열 유한체 곱셈기, 하이브리드 유한체 곱셈기으로 분류되어 왔다. 본 논문에서는 Mastrovito의 곱셈기의 구조를 기본으로 하고, 수식적으로 공통인수를 끌어내어 후처리하는 기법을 유도하여 적용한다. 제안한 방식으로 설계한 새로운 유한체 곱셈기는 HDL로 구현하여 소프트웨어 측면 뿐 아니라 하드웨어 측면에서도 그 기능과 성능을 검증하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Efficient finite field operation in the elliptic curve (EC) public key cryptography algorithm, which attracts much of latest issues in the applications in information security, is very important. Traditional serial finite multipliers root from Mastrovito's serial multiplication architecture. In this...

주제어

#암호   #타원곡선   #공개키   #유한체   #유한체 곱셈기  

참고문헌 (10)

  1. E.D.Mastrovito, 'VLS IArchitectures for Computations in Galois Fields,' Linkoping Studies in Science and Technology Dissertations, No. 242,1991 

  2. C. Wang and J. Lin, 'Systolic Array Implementation of Multipliers for Finite FieldsGF( $2^{m}$ ),' IEEE Transactions on Circuits and Systems, vol. 38, no. 7, pp. 796-800, July 1991 

    상세보기 crossref

  3. C. Paar, 'Efficient VLSI Architectures for Bit-Parallel Computation in GaloisFields,' Ph.D.thesis, Institute for Experimental Mathematics, University of Essen, Essen, Germany, June 1994 

  4. 문상국, '타원곡선 암호용 프로세서를 위한 고속 VLSI 알고리즘의 연구와 구현', 연세대학교 대학원 박사학위 논문집, 2002 

  5. L. Song, 'Low-Power VLSI Architectures for Finite Field Applications,' Ph.D. thesis, UMl Microform 9935004, 1999 

  6. D. E. Thomasand Philip Moorby, The Verilog Hardware Description Language, Kluwer Academic Publishers, 1991 

  7. Design Compiler Reference Manual Fund- amentals, Synopsys, Jan. 1997 

  8. Design Compiler Reference Manual Optimization and Timing Analysis, Synopsys, Jan. 1997 

  9. W. Diffie and M. Hellman, 'New directions in cryptography,' IEEE Transactions on Information Theory, pp. 644-654, Nov. 1976 

  10. T. Elgarnal, 'A Publickey cryptosystem and a sugnature schmebasedon discrete logarithms,' IEEE Transactions on Information Theory, vol. 31, pp. 469-472,1985 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로