$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

상세검색 다국어 입력
도움말도움말
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

MyON담기
내보내기

Realization of Two-bit Operation by Bulk-biased Programming Technique in SONOS NOR Array with Common Source Lines

Transactions on electrical and electronic materials v.7 no.4 , 2006년, pp.180 - 183  
An, Ho-Myoung (Department of Electronic Materials Enginering, Kwangwoon University ) ;  Seo, Kwang-Yell ( Department of Electronic Materials Enginering, Kwangwoon University ) ;  Kim, Joo-Yeon ( School of Electrical Engineering, Ulsan College ) ;  Kim, Byung-Cheul ( Department of Electronic Engineering, Jinju National University)
Abstract

We report for the first time two-bit operational characteristics of a high-density NOR-type polysilicon-oxide-nitride-oxide-silicon (SONOS) array with common source line (CSL). An undesired disturbance, especially drain disturbance, in the NOR array with CSL comes from the two-bit-per-cell operation. To solve this problem, we propose an efficient bulk-biased programming technique. In this technique, a bulk bias is additionally applied to the substrate of memory cell for decreasing the electric field between nitride layer and drain region. The proposed programming technique shows free of drain disturbance characteristics. As a result, we have accomplished reliable two-bit SONOS array by employing the proposed programming technique.

주제어

#SONOS NOR array   #Two-bit operation   #Disturbance   #Common source lines   #Bulk-biased programming technique  

저자의 다른 논문

서광열(53) 김주연(22)

참고문헌 (6)

  1. M. H. White, D. A. Adams, and J. Bu, 'On the go with SONOS', Circuits & Devices, p. 22, 2000 
  2. S. Minami and Y. Kamigaki, 'A novel MONOS nonvolatile memory device ensuring 10-year data retention after $10^{7}$ erase/write cycles', IEEE Trans. Electron Devices, Vol. 40, No. 11, p. 2011, 1993 
  3. M. H. White, Y. Yang, A. Purwar, and M. L. French, 'A low voltage SONOS nonvolatile semiconductor memory technology', IEEE Trans. Comp. Packag. Manufact. Technol. A, Vol. 20, No.2, p. 190, 1997 
  4. B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. Frommer, and D. Finzi, 'Can NROM, a 2-bit, trapping storage NVM cell, give a real challenge to floating gate cells?', Proceedings of the International Conference on Solid State Devices and Materials, p. 522, 1999 
  5. B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. Frommer, and D. Finzi, 'NROM: a novel localized trapping, 2bit nonvolatile memory cell', IEEE Electron Dev. Lett., Vol. 21, No. 11, p. 543, 2000 
  6. I. Bloom, P. Pavan, and B. Eitan, '$NROM^{TM}$- a new non-volatile memory technology: from device to products', Microelectronic Engineering, Vol. 59, p. 213, 2001 

이 논문을 인용한 문헌 (1)

  1. Kim, Byung-Cheul ; Kim, Joo-Yeon 2009. "The Characteristics of p-channel SONOS Transistor for the NAND Charge-trap Flash Memory" 전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, 22(1): 7~11 

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일