$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

싱글 페이즈 클락드 래치를 이용한 SoC 리타이밍

Retiming for SoC Using Single-Phase Clocked Latches

초록

System-On-Chip(SoC) 설계에서 글로벌 와이어는 성능에 큰 영향을 끼친다. 이 때문에 플림플롭이나 래치를 사용한 와이어 파이프라이닝이 필요하게 되었다. 래치는 플립플롭에 비해 타이밍 제약이 유연하므로 래치 파이프라이닝이 플립플롭에 비해 클락 주기를 더 작게 할 수 있다. 리타이밍은 회로의 메모리 요소를 이동시켜 최적화된 클락 주기를 얻는 방법이다. SoC 리타이밍은 기존의 게이트 레벨 리타이밍과 달리 SoC 회로를 대상으로 한다. 본 논문에서는 기존의 플립플롭을 사용한 SoC 리타이밍 방법을 래치를 사용한 경우에도 적용할 수 있게 확장 시켰다. 본 논문에서는 래치를 사용한 SoC 리타이밍 문제를 해결하기 위해 MILP로 식을 세우고, 이를 고정점 계산을 통해 효과적으로 해결 하였다. 실험 결과 본 논문의 방법을 적용할 경우 플립플롭 SoC 리타이밍에 비해 평균적으로 클락 주기를 10% 감소시킬 수 있었다.

Abstract

In the System-on-Chip(SoC) design, the global wires are critical parts for the performance. Therefore, the global wires need to be pipelined using flip-flops or latches. Since the timing constraint of the latch is more flexible than it of the flip-flop, the latch-based design can provide a better solution for the clock period. Retiming is an optimizing technique which repositions memory elements in the circuits to reduce the clock period. Traditionally, retiming is used on gate-level netlist, but retiming for SoC is used on macro-level netlist. In this paper, we extend the previous work of retiming for SoC using flip-flops to retiming for SoC using single-phase clocked latches. In this paper we propose a MILP for retiming for SoC using single-phase clocked latches, and apply the fixpoint computation to solve it. Experimental results show that retiming for SoC using latches reduces the clock period of circuits by average 10 percent compared with retiming for SoC using flip-flops.

저자의 다른 논문

참고문헌 (13)

  1. V. Seth, M. Zhao, J. Hu, 'Exploiting Level Sensitive Latches in Wire Pipelining,' In Proc.ICCAD, pp. 283-290, 2004 
  2. C. E. Leiserson, F. M. Rose, and J.B.Saxe, 'Optimizing synchronous circuitry by retiming,' in Adv.Res. VLSI: Proc. 3rd Caltech Con., pp. 86-116, 1983 
  3. B. Lockyear and C. Ebeling, 'Optimal retiming of level-clocked circuitry using symmetric clock schedules,' IEEE Trans. on CAD , vol.13, no.9 pp.1097-1109, September 1994 
  4. N .Maheshwari and S. S. Sapatnekar, 'Optimizing large multi-phase level clocked circuits,' IEEE Trans. on CAD, vol.18, no.9, pp.1249-1264, September 1999 
  5. P.Saxena, P. Pan, C. L. Liu, 'The retiming of single-phase clocked circuits containing level-sensitive latches,' in Proc. VLSI Design , pp, 402-407, 1999 
  6. C. Chu, E. F. Y. Young, D. K. Y. Tong, and S. Dechu, 'Retiming with interconnect and gate delay,' in Proc.ICCAD, pp.221-226, 2003 
  7. C. Lin and H. Zhou, 'Retiming for wire pipelining in system-on-chip,' in Proc. ICCAD, pp.215-220, 2003 
  8. C. Lin and H. Zhou, 'Wire retimng for system-on-chip by fixpoint computation,' in Proc. DATE, pp.1092-1097, 2004 
  9. C. Lin and H. Zhou, 'Wire retimng as fixpoint computation,' IEEE Trans. on VLSI, vol. 13. no.12, pp1340-1348, December 2005 
  10. K. A. Sakallah, T. N. Mudge, O. A. Olukotun, 'Analysis and design of latch controlled synchronous digital circuits,' IEEE Trans. on CAD, vol.11, no.3, pp.322-333, Mar. 1992 
  11. B. A. Davey and H. A.Priestley, 'Introduction to Lattices and Order,' Cambridge, 1990 
  12. V. Nookala, S. S. Sapatnekar, 'A method for correcting the functionality of a wire-pipelined circuit,' in Proc. DAC, pp.570-575, 2004 
  13. G. Karypis, R. Aggarwal, V. Kumar, and S. Shekhar, 'Multilevel hypergraph partitioning: Applications in VLSI domain,' in Proc. DAC, pp. 526-529, 1997 

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

이 논문과 연관된 기능

DOI 인용 스타일