$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

고성능 시스템 설계에서의 클럭 신호 분배

Clock Distribution in High-Performance System Design

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.10 no.9, 2006년, pp.1633 - 1640  

정태경 (Department of Electrical and Computer Engineering, the University of Texas) ,  이장호 (Department of Electrical and Computer Engineering, the University of Texas)

초록

수용 가능한 수준의 성능을 동시에 전달하고 분배하는 동안의 소비 전력을 줄이는 문제는 고성능 시스템의 설계분야에서는 더욱 더 결정 적 인 관심사로 받아지고 있다. 본 논문에서는 전력분배의 문제를 클럭 신호 발생과 분배의 관점에서 제시하고자 한다. 우리는 클럭 신호의 전력 효율성과 다른 응용제품 이외에도 무선통신의 회로에서도 찾아 검증하였다.

Abstract AI-Helper 아이콘AI-Helper

The problem of reducing power dissipation while simultaneously delivering acceptable levels of performance is becoming a critical concern in high pelf[mann system design. In this paper, we present this power dissipation problem from the clock generation and distribution side. We examine clock power ...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • It is applied to an oscillation-based test circuit to implement a low-cost and comprehensive low power methodology for fast logic circuits, which allows a tolerance margin in high-performance system design. The research is also focusing on new low power clock design methodology that helps engineers predict the best way to design computer chips in power sensitive ways.
본문요약 정보가 도움이 되었나요?

참고문헌 (10)

  1. J. M. Rabaey, 'Low-Power Silicon Architecture for Wireless Communications,' ISSCC'94: IEEE International Solid-State Circuits Conference, Washington, 1994 

  2. S. M. Kang, Y. Leblebici, 'CMOS Digital Integrated Circuits-Analysis and Design,' 2nd Edition McGraw-Hill International Edition. 1999 USA 

  3. E. W. Dobberpuhl, 'A 200-MHz 64-b Dual-Issue CMOS microprocessor,' IEEE Journal of Solid-State Circuits, vol. 27, no. 11, pp. 1115-1567, Nov 1992 

  4. P. Hofstee, N. Aoki, et. al, 'A 1.0 GHz Single-Issue 64-Bit PowerPC Processor,' IEEE International Solid-State Circuits Conference, pp. 92-93, 2000 

  5. W. C. Athas, and L. Svensson, 'Reversible Logic Issues in Adiabatic CMOS,' Proc. Workshop on Physics and Computation, pp. 111-118, Nov 1994 

  6. K. J. Nowka, T. Galambos, 'Circuits design techniques for a Gigahertz Integer Microprocessor,' International Conference on Computer Design, pp. 11-16, Oct 1998 

  7. W. C. Athas, et. al., 'A Low-Power Microprocessor Based on Resonant Energy,' IEEE J. Solid-State Circuits, vol. 32, no. 11, pp. 1693-1701, Nov 1997 

  8. B. A. Floyd, and K. K. O, 'The projected power consumption of a wireless clock distribution system and comparison to conventional distribution systems,' IEEE Int. Conf. Interconnect Technology, pp. 248-250 May 1999 

  9. T. Jeong, A. Ambler, 'Power Efficiency System for Fligth Application (PESFA) Mission: Low Power Dissipation in Digital Circuit Design for Flgith Application/Space Communications,' IEEE Trans. Aerospace and Electrical Systems, vol 42, 2006 

  10. A. Vittal, 'Low-power buffered clock tree design,' IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol, 16, no. 9, Sep 1997 

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트