$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

과학기술 지식인프라 ScienceON

상세검색 다국어 입력
도움말도움말
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

MyON담기
내보내기

고성능 시스템 설계에서의 클럭 신호 분배

Clock Distribution in High-Performance System Design

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences v.10 no.9 , 2006년, pp.1633 - 1640  
정태경 (Department of Electrical and Computer Engineering, the University of Texas ) ;  이장호 ( Department of Electrical and Computer Engineering, the University of Texas)
초록

수용 가능한 수준의 성능을 동시에 전달하고 분배하는 동안의 소비 전력을 줄이는 문제는 고성능 시스템의 설계분야에서는 더욱 더 결정 적 인 관심사로 받아지고 있다. 본 논문에서는 전력분배의 문제를 클럭 신호 발생과 분배의 관점에서 제시하고자 한다. 우리는 클럭 신호의 전력 효율성과 다른 응용제품 이외에도 무선통신의 회로에서도 찾아 검증하였다.

Abstract

The problem of reducing power dissipation while simultaneously delivering acceptable levels of performance is becoming a critical concern in high pelf[mann system design. In this paper, we present this power dissipation problem from the clock generation and distribution side. We examine clock power efficiency and several applications as well as wireless communication circuits.

주제어

#Clock distribution   #transmission line   #System-On-a-Chip (SOC)   #High-performance  

참고문헌 (10)

  1. E. W. Dobberpuhl, 'A 200-MHz 64-b Dual-Issue CMOS microprocessor,' IEEE Journal of Solid-State Circuits, vol. 27, no. 11, pp. 1115-1567, Nov 1992 
  2. W. C. Athas, and L. Svensson, 'Reversible Logic Issues in Adiabatic CMOS,' Proc. Workshop on Physics and Computation, pp. 111-118, Nov 1994 
  3. K. J. Nowka, T. Galambos, 'Circuits design techniques for a Gigahertz Integer Microprocessor,' International Conference on Computer Design, pp. 11-16, Oct 1998 
  4. A. Vittal, 'Low-power buffered clock tree design,' IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol, 16, no. 9, Sep 1997 
  5. J. M. Rabaey, 'Low-Power Silicon Architecture for Wireless Communications,' ISSCC'94: IEEE International Solid-State Circuits Conference, Washington, 1994 
  6. P. Hofstee, N. Aoki, et. al, 'A 1.0 GHz Single-Issue 64-Bit PowerPC Processor,' IEEE International Solid-State Circuits Conference, pp. 92-93, 2000 
  7. S. M. Kang, Y. Leblebici, 'CMOS Digital Integrated Circuits-Analysis and Design,' 2nd Edition McGraw-Hill International Edition. 1999 USA 
  8. B. A. Floyd, and K. K. O, 'The projected power consumption of a wireless clock distribution system and comparison to conventional distribution systems,' IEEE Int. Conf. Interconnect Technology, pp. 248-250 May 1999 
  9. W. C. Athas, et. al., 'A Low-Power Microprocessor Based on Resonant Energy,' IEEE J. Solid-State Circuits, vol. 32, no. 11, pp. 1693-1701, Nov 1997 
  10. T. Jeong, A. Ambler, 'Power Efficiency System for Fligth Application (PESFA) Mission: Low Power Dissipation in Digital Circuit Design for Flgith Application/Space Communications,' IEEE Trans. Aerospace and Electrical Systems, vol 42, 2006 

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일