$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

FPGA 기반 ARIA에 대한 차분부채널분석 공격
Differential Side Channel Analysis Attacks on FPGA Implementations of ARIA 원문보기

情報保護學會論文誌 = Journal of the Korea Institute of Information Security and Cryptology, v.17 no.5, 2007년, pp.55 - 63  

김창균 (국가보안기술연구소) ,  유형소 (경북대학교 전자공학과) ,  박일환 (국가보안기술연구소)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 하드웨어 기반 블록 암호알고리즘에 대한 부채널분석 공격 취약성을 살펴보았다. 분석을 위해 ARIA 알고리즘을 FPGA에 구현하였으며 다양한 분석을 위해 두 가지 형태의 S-box로 나누어 구현하였다. 각각의 구현형태에 대해 DPA 공격, 근거리 DEMA 공격 및 원거리 DEMA 공격을 실험하였다. 기존에 발표된 소프트웨어 기반 스마트카드에 대한 DPA 공격결과와 비교했을 때 하드웨어(FPGA) 기반 암호알고리즘이 병렬처리 및 기타 이유로 인해 좀 더 많은 수의 수집신호가 필요하였지만 S-box의 구현형태에 상관없이 모든 부채널분석 공격에 취약함을 실험적으로 확인하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper has investigated the susceptibility of an FPGA implementation of a block cipher against side channel analysis attacks. We have performed DPA attacks and DEMA attacks (in the nea. and far field) on an FPGA implementation of ARIA which has been implemented into two architectures of S-box. A...

주제어

#ARIA   #FPGA   #DPA   #DEMA  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 FPGA 기반 ARIA에 대한 부채널분석 공격 취약성을 살펴보기 위해 각각 다르게 구현된 S-box를 대상으로 DPA 공격, 근거리 DEMA 공격 및원거리 DEN仏 공격 등 다양한 부채널분석 공격을 실험하였다. 기존에 발표된 소프트웨어 기반 스마트카드에대한 DPA 공격결과와 비교했을 때 하드웨어(FPGA) 기반 암호알고리즘이 병렬처리 및 기타 이유로 인해 좀더 많은 수의 수집신호가 필요하였지만 S-box의 구현형태에 상관없이 모든 부채널분석 공격에 취약함을 실험적으로 확인하였다.
  • 본 논문에서는 한 라운드 반복구조를 가지도록 ARIA 을 구현하였다. 또한 S-box 구조에 따른 차분부채널분석 공격을 알아보기 위해 테이블 룩업 방식과 곱셈 역원기 방식으로 나누어 구현하였다.
  • 본 논문은 부채널분석 공격에 대한 하드웨어 기반 암호알고리즘의 취약성을 알아보기 위해 ARIA 알고리즘을 FPGA로 구현하였다. 하드웨어 구현환경은 Verilog HDL을 이용하여 ALTERA사의 APEX20KE 계열인 EP20K- 300EQC240-3 칩에 구현하였으며 블록 암호알고리즘의 핵심이라 할 수 있는 S-box를 테이블 룩업빙식 (table look-up)과 곱셈 역원기 (multiplicative in- verter)로 나누어 구현하였다.
본문요약 정보가 도움이 되었나요?

참고문헌 (16)

  1. P. Kocher, J. Jaffe and B.Jun, 'Differential Power Analysis,' CRYPTO'99, LNCS 1666, pp.388-397, Springer-Verlag, 1999 

  2. K. Gandolfi, C. Mourtel, and F. Olivier, 'Electromagnetic Analysis：Concrete Results,' CHES'01, LNCS 2162, pp. 251-261, Springer-Verlag, 2001 

  3. J. Ha, C. Kim, S. Moon, I. Park, and H. Yoo, 'Differential Power Analysis on Block Cipher ARIA,' HPCC'05, LNCS 3726, pp. 541-548, Springer-Verlag, 2005 

  4. H. Yoo, C. Herbst, S. Mangard, E. Oswald, and S. Moon, 'Investigations of Power Analysis ARIA,' WISA'06, LNCS 4298, Springer-Verlag, 2007 

  5. 서정갑, 김창균, 하재철, 문상재, 박일환, '블럭암호 ARIA에 대한 차분전력분석공격,' 한국정보보호학회논문지, vol.15, no.1, pp.99-107, 2005 

  6. 유형소, 하재철, 김창균, 박일환, 문상재, '랜덤마스킹 기법을 이용한 DPA 공격에 안전한 ARIA 구현,' 한국정보보호학회논문지, vol.16, no.2, pp. 129-139, 2006 

  7. 유형소, 하재철, 김창균, 박일환, 문상재, '저메모리 환경에 적합한 마스킹기반의 ARIA 구현,' 한국정보보호학회논문지, vol.16, no.3, pp. 143-155, 2006 

  8. S. Ors, F. Grkaynak, E. Oswald, and B. Preneel, 'Power Analysis Attack on an ASIC AES Impelementation,' ITCC, Vol.2, pp. 546-552, 2004 

  9. S. Ors, E. Oswald and B. Preneel, 'Power-Analysis Attacks on an FPGA-First Experimental Results,' CHES'03, LNCS 2779, pp. 35-50, Springer-Verlag, 2003 

  10. F. Standaert, S. Ors and B. Preneel, 'Power Analysis of an FPGA Implementation of Rijndael：Is Pipelining a DPA Countermeasure,' CHES'04, LNCS 3156, pp. 30-44, Springer-qVerlag, 2004 

  11. Daesung Kwon et al., 'New Block Cipher ARIA,' ICISC'02, LNCS 2971, pp. 541-548, Springer-Verlag, 2002 

  12. A. Satoh, S. Morioka, K. Takano and S. Munetoh, 'A Compact Rijndael Hardware Architecture with S-Box Optimization,' ASIACRYPT'01, LNCS 2248, pp. 239-254, Springer-Verlag, 2001 

  13. A. Satoh and S. Morioka, 'Unified Hardware Architecture for 128-bit Block Cipher AES and Camellia,' CHES'03, LNCS 2779, pp.304-318, Springer-Verlag, 2003 

  14. S. Yang, J. Park, and Y. You, 'The Smallest ARIA Module with 16-Bit Architecture,' ICISC'06, LNCS 4296, pp.107-117, Springer-Verlag, 2006 

  15. M. Hutter, EM Side-Channel Attacks on Cryptographic Devices, Master thesis, Graz University of Technology, 2006 

  16. S. Mangard, 'Hardware Counter- measures against DPA-A Statistical Analysis of Their Effectiveness,' CT-RSA'04, LNCS 2964, pp. 222-235, Springer-Verlag, 2004 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

오픈액세스(OA) 유형

FREE

Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문

이 논문과 함께 이용한 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로