$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Short-gate SOI MESFET의 문턱 전압 표현 식 도출을 위한 해석적 모델
An Analytical Model for Deriving The Threshold Voltage Expression of A Short-gate Length SOI MESFET 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.7 = no.373, 2008년, pp.9 - 16  

갈진하 (홍익대학교 전자전기공학부) ,  서정하 (홍익대학교 전자전기공학부)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 short-gate SOI MESFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. 완전 공핍된 실리콘 채널 영역에서는 2차원 Poisson 방정식을, buried oxide 영역에서는 2차원 Laplace 방정식반복법(iteration method)을 이용해 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 5차 다항식으로 표현하였으며 채널 바닥 전위를 구하였다. 채널 바닥 전위의 최소치가 0이 되는 게이트 전압을 문턱 전압으로 제안하여 closed-form의 문턱 전압 식을 도출하였다. 도출된 문턱 전압 표현 식을 모의 실험한 결과, 소자의 구조 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, a simple analytical model for deriving the threshold voltage of a short-gate SOI MESFET is suggested. Using the iteration method, the Poisson equation in the fully depleted silicon channel and the Laplace equation in the buried oxide region are solved two-dimensionally, Obtained poten...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 short-gate SOI MESFET의 문턱 전압 도출에 관한 비교적 간단하고 정확한 해석적 모델을 제안하였다. 기존의 논문들의 경우에 불확실한 가정을 도입하거나 다소 논리적인 비약 및 복잡한 과정을 통해 문턱 전압의 표현 식을 도출한 데 비해 이 논문에서 제안한 해석적 모델은 간단하면서 무리한 가정이 없이 순조로운 논리적 과정을 통해서 문턱 전압의 표현식을 closed form으로 도출하고 있다.
  • 그러나 이들 모델은 다소 두꺼운 buried oxide층을 갖는 소자에 대해서는 도출된 문턱 전압이 부정확해지는 단점을 갖고 있다. 본 논문은 이러한 기존 모델들의 미비점을 극복하며 short-gate SOI MESFET의 문턱 전압을 비교적 정확하면서 간단하게 도출할 수 있는 해석적 모델을 제안하고자 한다.

가설 설정

  • 는 실리콘 몸체의 두께, 么는 buried oxide 층의 두께, 그리고 VGS, VBS, μ屡는 각각 소스를 기준으로 한 게이트 전압, 드레인 전압, 기판(또는 back gate)전압을 나타낸다. short-gate SOI MESFET의 정확하고 간단한 문턱 전압 모델 도출을 위해 실리콘 채널의 도핑 농도가 虹로 균일하고 buried oxide층 내의 공간 전하 밀도는 무시할 수 있으며 실리콘 채널이 비교적 얇아서 sub-threshold 조건에서 완전 공핍되었다고 가정하자. 그러면 실리콘 채널과 buried oxide층 내의 전위 분포는 각각 다음의 2차원 Poisson 방정식과 2 차원 Laplace 방정식을 만족하게 된다.
본문요약 정보가 도움이 되었나요?

참고문헌 (18)

  1. J. D. Marshall and J. D. Meindl, 'A sub- and near-threshold current model for silicon MESFETs,' IEEE Trans. Electron Devices, vol. ED-35, pp. 388-390, Mar 1988 

  2. Q. Chen, M. Willander, J. Charter, C. H. Thaki, and E. R. A. Evans, 'Fabrication and performances of delta-doped Si n-MESFET grown by MBE,' Electron. Lett., vol. 29, pp. 671-673, Apr 1993 

  3. A. Georagkilas, G. Halkias, A. Christou, C. Papavassiliou, G. Perantinus, G. Konstantinidis, and P. Panayotatos, 'Microwave performance of GaAs-on-Si MESFETs with Si buffer layers,' IEEE Trans. Electron Devices, vol. 40, pp. 507-512, Mar 1993 

  4. C. D. Hartgring, B. A. Rosario, and J. M. Pickett, 'Silicon MESFET digital circuit techniques,' IEEE J. Solid-State Circuits, vol. 16, pp. 578-584, May 1981 

  5. K. P. MacWiliams and J. D. Plummer, 'Device physics and technology of complementary silicon MESFETs for VLSI applications,' IEEE Trans. Electron Devices, vol. 38, pp. 2619-2631, Dec 1991 

  6. J. Nulman, J. V. Faricelli, J. P. Krusius, and J. Frey, 'Fabrication and analysis of (12)m silicon logic MESFETs,' IEEE Trans. Electron Devices, vol. ED-30, pp. 1395-1401, Oct 1983 

  7. U. Magnusson, J. Tiren, A. Soderbarg, M. Rosling, O. Grelsson, H. Bleichner, J. O. Nylander, and S. Berg, 'Bulk silicon technology for complementary MESFETs,' Electron. Lett., vol. 25, pp. 565-566, 1989 

  8. G. V. Ram and M. I. Elmasry, 'On the scaling of Si-MESFETs,' IEEE Electron Device Lett., vol. EDL-1, pp. 259-262, Dec 1980 

  9. P. A. Tove, K. Bohlin, F. Masszi, H. Norde, J. Nylander, J. Tiren, and U. Magnusson, 'Complementary Si-MESFET concept using silicon-on-sapphire technology,' IEEE Electron Device Lett., vol. EDL-9, pp. 47-49, Jan 1988 

  10. G.Bert et al., 'Femto Joule logic circuits using normally of GaAs MESFET,' Electron Lett., vol 13, pp. 644, 1977 

  11. MEDICI Two Dimensional Device Simulation Program, Version 2002. 4, User Manual. Avantcorporation, TCAD Business Unit 

  12. ATLAS User's Manual, vols. 1-2, software version 6.5.0.R, Silvaco International 

  13. T. K .Chiang, Y. H. Wang, and M. P. Houng, 'Modeling of threshold voltage and sub-threshold swing of short-channel SOI MESFET's,' Solid-State Electron, vol. 43, pp. 123-129, 1999 

  14. Vivek K. De, James D. Meindl, 'An Analytical Threshold Voltage and Subthreshold Current Model for Short-Channel MESFET's,' IEEE J. Solid-State Circuits, vol. 28(2), pp. 169-172, 1993 

  15. J. G. Cao, 'A Simplified 2-D Analytic model for the threshold Voltage of fully depleted short gate-length Si-SOI MESFETs,' IEEE Trans. Electron Devices, vol. 43, pp. 2156-2162, 1995 

  16. S. P. Chin, C. Y. Wu, 'A New Two-Dimensional Model for the Potential Distribution of Short Gate-Length MESFET's and its Applications,' IEEE Trans. Electron Devices, vol. 39, pp. 1928-1937, 1992 

  17. C. S. Hou, C. Y. Wu, 'A 2D Analytic Model for the Threshold-Voltage of Fully Depleted Short Gate-Length Si-SOI MESFET's,' IEEE Trans. Electron Devices, vol. 42, pp. 2156-2161, 1995. 

  18. Prashant Pandey, B. B. Pal, and S. Jit, 'A New 2-D Model for the Potential Distribution and Threshold Voltage of Fully Depleted Short-Channel Si-SOI MESFETs,' IEEE Trans. Electron Devices, vol. 51, pp. 246-254, 2004 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로