• 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보


In the present work three dimensional process and device simulations were employed to study the performance variations with RTA. It is observed that with the increase in RTA temperature, the arsenic dopants from the source /drain region diffuse laterally under the spacer region and simultaneously acceptors (Boron) are redistributed from the central axis region of the fin towards the Si/SiO2 interface. As a consequence both drive current and peak cut-off frequency of an n-FinFET are observed to improve with RTA temperatures. Volume inversion and hence the flow of carries through the central axis region of the fin due to reduced scattering was found behind the performance improvements with increasing RTA temperature.

참고문헌 (13)

  1. D. J. Frank, R. H. Dennard, E. Nowak, P. M. Solomon, Y. Taur and H.-S. P. Wong, "Device scaling limits of Si MOSFET's and their application dependencies," Proc. IEEE, Vol.89, pp.259–288, Mar., 2001 
  2. M. Nawaz, W. Molzer, P. Haibach, E. Landgarf, W. Rosner, M. Stadele, H. Luyken and A. Gencer, "Validation of 30 nm process simulation using 3D TCAD for FinFET devices," Semicond. Sci. Technol., Vol.21, pp.1111-1120, Jul., 2006 
  3. B. Doyle, B. Boyanov, S. Datta, M. Doczy, S. Hareland, B. Jin, J. Kavalieros, T. Linton, R. Rios and R. Chau, "Tri-Gate Fully-Depleted CMOS Transistors: Fabrication, Design and Layout," Symp. on VLSl Tech, pp.133-134, June, 2003 
  4. L. Ge and J. G. Fossum, "Analytical modeling of quantization and volume inversion in thin Si-film DG MOSFETs,' IEEE Trans. Electron Devices, Vol.49, pp.287-294, Feb., 2002 
  5. Taurus $Process^{TM}$ and Taurus $Device^{TM}$ Simulators, Version. X-2005.10, Synopsys Inc 
  6. C.W. Lee, S.R.N Yun, C.G Yu, J.T. Park and J.P. Colinge, "Device design guidelines for nano-scale MuGFETs," Solid state Electron., Vol.52, pp.505-510, Jan., 2007 
  7. A. Kranti and G. A. Armstrong, "Comparative analysis of nanoscale MOS device architechtures for RF applications,' Semicond. Sci. Technol., Vol. 22, pp.481-491, Mar., 2007 
  8. ITRS 2008 , http://www.itrs.net/ 
  9. A. Kranti and G. A. Armstrong, "Performance assesment of nanoscale double- and tripple-gate FinFETs", Semicond. Sci. Technol., Vol.21, pp.409-421, Feb., 2006 
  10. J.P. Colinge and C.A. Colinge, Physics of Semiconductor Device. California, U.S.: Kluwer Academic Publishers, 2006 
  11. B. Yu, H. Wang, A. Joshi, Q. Xiang, E. Ibok, and M. -R. Lin, "15 nm gate length planar CMOS transistor,' in Int. Electron Devices Meeting Tech. Dig., 2001, pp.937–939 
  12. T. Ghani, K. Mistry, P. Packan, S. Thompson, M. Stettler, S. Tyagi and M. Bohr, "Scaling challenges and device design requirements for high performance sub-50 nm gate length planar CMOS transistors," in Symp. VLSI Technology Dig. Tech. Papers, 2000, pp.174–175 
  13. R. Kinder, F. Schwierz, P. Be$\check{n}$o and J. Ge$\beta$ner, 'Simulation of boron diffusion in Si and strained SiGE layers," Microelectron Jour., Vol.38, pp.576-582, Apr., 2007 

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음


원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일