최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국시뮬레이션학회논문지 = Journal of the Korea Society for Simulation, v.18 no.4, 2009년, pp.219 - 225
The primary purpose of this study is to build computer models referring overall flow of complex and various semiconductor wafer manufacturing process and to implement a educational model which operates with a presentation tool showing device design. It is important that Korean semiconductor industri...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
반도체의 주요 공정에는 무엇이 있는가? | 반도체의 주요 공정으로는 그림 1에 나타났듯이 웨이퍼 가공으로 시작되는 FAB(Fabrication) 공정, VLSI 회로가 내장된 각 Die별 전기적 특성검사인 EDS(Electrical Die Sort) 공정, Die에 Lead Frame을 장착시키고 보호재를 덮어씌우는 조립(Assembly) 공정, 그리고 최종적인 검사(Test) 공정을 들 수 있는데 이 가운데 가장 복잡하고 시간도 오래 걸리는 FAB 공정이 기술적 난이도와 아울러 부가가치도 제일 높은 부분이다. 따라서 본 연구에서도 FAB 공정에 초점을 맞추었다. | |
반도체 IC 칩을 생산하는 과정은? | ● 실리콘을 성장시킨 Ingot을 잘라서 bare 웨이퍼을 준비는 과정 ● bare 웨이퍼 상에 여러 공정을 적용하여 설계된 회로를 구현하는 과정. ● 모든 공정을 마친 웨이퍼 상에서 전기적 테스트를 하는 Probe 테스트를 하고 좋은 다이 와 좋지 않은 다이를 구분하는 과정 ● 각각의 다이를 Package 하는 과정 ● 최종적으로 완성된 칩을 테스트 하는 과정 | |
국내 반도체 공정에 관련된 대학의 학부과정에서 개설되는 학과목에는 무엇이 있는가? | 현재 국내 반도체 공정에 관련된 대학의 학부과정에서 개설되는 학과목, 예를 들면 전기·전자 공학과나 금속·재료공학과에서 개설되는 반도체 물리, 물리전자, 반도체 공학, 반도체 재료 등의 교과목에서는 물성의 특성에 비중을 많이 두고 있는 까닭에 공정의 상호 연관성 등 공정흐 름에는 취약한 편이다. 한편 대학원 과정에서는 식각이나 화학증착 등 전공에 따른 단위공정을 깊게 교육함으로 전체 공정 흐름에 적용시키기에는 문제점이 많이 노출되고 있다. |
D.S. Park, Y.S. Han, C.G. Lee, "Optimization of a Simulation for 300mm FAB Semiconductor manufacturing", ICCSA2006, Vol. 14, No. 3, pp. 1-12 (2006).
조광현, "반도체 생산시스템의 공정운영 분석 및 관리제어", 제어자동화시스템 공학회지, Vol. 4, No. 4, 1998.
Michael Quirk and Julian Serda. Semiconductor Manufacturing Technology, Prentice Hall, New jersey, 2001.
Lee Jae Young "Real Time Job Scheduling Methodology for Semiconductor Manufacturing using DEVS Simulation", Master's Thesis, KAIST, 2009.
The Complete Silicon Run(VTR), Semiconductor Equipment and Materials International, 1997.
Bernard P. Zeigler, Herbert Praehofer, and Tag Gon Kim. Theory of Modeling and Simulation 2nd, ACADEMIC PRESS, 2000.
R. C. Leachman, Modeling Techniques for Automated Production Planning in the Semiconductor Industry, Wiley, 1993.
W. Chou and J. Everton, "Capacity Planning for Development Wafer Fab Extension," IEEE/SEMI, 1996, Advanced Semiconductor Manufacturing Conference Proceedings, MA, pp 17-22, 1996.
C. D. Geiger, R. Hase, C. G. Takoudis, and R. Uzsoy, "Alternative Facility Layouts for Semiconductor Wafer Fabrication Facilities," IEEE Transactions on Components, Packaging, and Manufacturing Technologies. Part C : Manufacturing, Vol. 20, No. 2, pp. 152-163, 1997.
B. A. Peters and T. Yang, "Integrated FacilityLayout and Material Handing System Design in Semiconductor Fabrication Facilities", IEEE Transactions on Semiconductor Manufacturing, Vol. 10, No. 3, pp. 360-369, 1997.
Y. Narahari and L. M. Khan, "Modeling the Effect of Hot Lots in Semiconductor Manufacturing Systems," IEEE Transactions on Semiconductor Manufacturing, Vol. 10, No. 1, pp. 185-188, 1997.
AutoMod User's Manual v9.0 Volume1, 2, 3, Brooks Automation .Inc, 2000.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.