[논문]줄 가열 변화에 따른 박막 트랜지스터 내 포논 열 흐름에 대한 수치적 연구

진재식; 이준식

doi:10.3795/ksme-b.2009.33.10.820

줄 가열 변화에 따른 박막 트랜지스터 내 포논 열 흐름에 대한 수치적 연구
Effect of Joule Heating Variation on Phonon Heat Flow in Thin Film Transistor 원문보기

大韓機械學會論文集. Transactions of the Korean Society of Mechanical Engineers. B. B, v.33 no.10 = no.289, 2009년, pp.820 - 826

진재식 (서울대학교 마이크로열시스템연구센터) , 이준식 (서울대학교 기계항공공학부)

Abstract ▼ AI-Helper

The anisotropic phonon conductions with varying Joule heating rate of the silicon film in Silicon-on-Insulator devices are examined using the electron-phonon interaction model. It is found that the phonon heat transfer rate at each boundary of Si-layer has a strong dependence on the heating power rate. And the phonon flow decreases when the temperature gradient has a sharp change within extremely short length scales such as phonon mean free path. Thus the heat generated in the hot spot region is removed primarily by heat conduction through Si-layer at the higher Joule heating level and the phonon nonlocality is mainly attributed to lower group velocity phonons as remarkably dissimilar to the case of electrons in laser heated plasmas. To validate these observations the modified phonon nonlocal model considering complete phonon dispersion relations is introduced as a correct form of the conventional theory. We also reveal that the relation between the phonon heat deposition time from the hot spot region and the relaxation time in Si-layer can be used to estimate the intrinsic thermal resistance in the parallel heat flow direction as Joule heating level varies.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 연구는 전자-포논 상호작용 모델을 적용하여 줄 가열 량 변화에 따른 박막 트랜지스터의 실리콘 소자 내 열전달을 수치적 방법으로 해석하여 소자의 효율적 냉각 경로 확보를 위한 열 특성을 해석했다. 소자 내 줄 가열 량(P_g)의 크기에 따라 실리콘 층의 수직 및 수평 방향의 열 전달 특성이 다름을 보였고, 높은 P_g (> ~30 W/m) 영역에서는 실리콘 층 측면을 통한 열전달이 주도적 이였다.

가설 설정

3 절에서 고 에너지화 된 전자의 대부분의 에너지는 LA6, TA6, 와 Opt 포논 모드들로 전달됨을 확인하였다. 따라서 이 포논 모드들을 열원(heat source)로 가정할 수 있고, 이 열원으로부터 열 에너지가 다른 포논 모드로 전달되는 시간(deposition time, t_D,i)를 다음과 같이 정의할 수 있다.
여기서 i 는 포논 분산관계(dispersion relation)로부터 기존 연구(4−6,8,9)에서 적용된 i-번째 포논의 물성을 의미하며, 각 포논 띠(band)의 각진동수(angular frequency) ω와 파수 k 는 산술평균값으로 가정했다.
전체 계산 영역 조건은 세로 315 nm, 가로 1633 nm 이며, 각 층의 두께는 실리콘 층 72 nm, 이산화규소 층 243 nm, 실리콘 층의 윗면은 완전 확산 면으로 가정하고 나머지 면들은 300 K 의 일정 온도 조건으로 해석했으며, 고온 점 영역(100 nm × 10 nm)에서 단위 길이 당 발생 파워(Pg)는 Pg = 1 ~ 6512 W/m 범위에서 임의로 변화시켰다.

제안 방법

본 연구에서 박막 트랜지스터의 대표적 소자인 SOI (Silicon-on-Insulator) 트랜지스터의 효율적 냉각 경로에 대한 연구로 줄 가열 정도 변화에 따른 소자 내 에너지 전달을 볼츠만 수송방정식(Boltzmann transport equation, BTE) 근간의 전자-포논 상호작용 모델(electron-phonon interaction model)⁽⁸⁾로 해석했으며, 해석 결과를 검증하기 위해 기존의 포논 비국소 이론(nonlocal theory)⁽¹¹⁾을 고려하여 수정된 비국소 모델을 제시했고 이를 이용하여 해석 결과의 타당성을 보였다. 또한 소자 온도 장 해석 및 고온 점 영역에서 에너지 전달 시간과 이를 소산(dissipation)하는 이완시간 사이의 관계로부터 줄 가열 량 변화에 따른 소자 내 에너지 전달 및 열 저항 메커니즘을 설명했다.

데이터처리

수정된 비국소 모델인 식 (6)의 타당성을 살펴보기 위해 Larson 등⁽¹⁵⁾이 제시한 결과와 비교해 보았다. Larson 등⁽¹⁵⁾이 실험한 온도 조건이 1300 K 이상의 고온이므로 4-포논 과정에 의한 포논 산란 과정에 대한 고려가 필요하다.

이론/모형

τeff,i는 Mathiessen 법칙(4)으로 계산한 유효(effective) 이완시간이며, LA6, TA6 와 Opt 모드들이 각각 다른 포논 모드들과의 이완시간은 참고문헌(5)의 결과를 활용했다.
(16) 이 포논 산란 과정은 매우 복잡한 산란 메커니즘을 가지므로 본 연구에서는 기존 연구에서 제시한 간단한 모델인 γω = ωp2ξ 관계식(16)을 이용했다.
⁽¹²⁾ 즉, 전자-포논의 상호작용 이완시간이 포논-포논의 상호작용보다 약 100 배 정도 빠르다. 따라서 이 과정들을 분리해서 해석할 수 있고, 전자-포논 상호작용에 의한 에너지 전달 과정은 전자-포논 상호작용 모델⁽⁸⁾을, 포논-포논 상호작용에 의한 에너지 전달은 Narumanchi 등이 제시한 포논-포논 상호작용 모델(full phonon dispersion model)⁽⁴⁾을 적용할 수 있다. 전자-포논 상호작용에 의한 전자의 에너지 변화율은 다음과 같다.
전체 계산 영역 조건은 세로 315 nm, 가로 1633 nm 이며, 각 층의 두께는 실리콘 층 72 nm, 이산화규소 층 243 nm, 실리콘 층의 윗면은 완전 확산 면으로 가정하고 나머지 면들은 300 K 의 일정 온도 조건으로 해석했으며, 고온 점 영역(100 nm × 10 nm)에서 단위 길이 당 발생 파워(P_g)는 P_g = 1 ~ 6512 W/m 범위에서 임의로 변화시켰다. 실리콘 층은 전자-포논 상호작용 모델을, 이산화규소 층은 열 확산 방정식인 Fourier 모델을 각각 적용했다.^(5,8)
전자-포논 상호작용 모델⁽⁸⁾과 포논-포논 상호작용 모델⁽⁴⁾을 적용하여 실리콘 층의 각 경계에서 열전달 기여도를 구하여 Fig. 2(a)에 나타냈다. 여기서 각 경계 면의 열 유속(heat flux) q 는 q = ∑q_i 로 계산했으며, #으로 정의되며,⁽⁴⁾ Ω는 입체각(solid angle)을 의미한다.

성능/효과

2(a)에 같이 나타냈다. Debye 가정의 기존 이론보다 수정된 비국소 모델이 온도 구배의 증가에 따른 추가적인 열 저항에 의한 열전달 기여도 감소를 더 잘 예측함을 알 수 있다.
반면, Narumanchi 등⁽⁵⁾은 Si/SiO₂ 경계를 통한 기여도가 50% 이상이라고 예상했다. 따라서 본 연구 결과로부터 이 두 결과가 서로 상이한 것이 아니며, 박막 소자 내 포논 열 흐름 방향성이 줄 가열 량 정도에 의존함을 알 수 있다.
또한, 실리콘 내 온도분포 분석을 통하여 낮은 Pg (< ~10 W/m) 영역에서 양쪽 경계면 끝 온도 구배가 거의 사라지고, 따라서 Si/SiO2 경계를 통한 포논 전달이 주도적임을 확인했다.
소자 내 줄 가열 량(Pg)의 크기에 따라 실리콘 층의 수직 및 수평 방향의 열 전달 특성이 다름을 보였고, 높은 Pg (> ~30 W/m) 영역에서는 실리콘 층 측면을 통한 열전달이 주도적 이였다.
⁽¹⁶⁾ 또한, ω_p 는 주어진 포논 갈래(branch)의 각진동수를 나타내며, 각 갈래에 대해 산술평균값으로 가정했다. 수정된 비국소 모델을 이용하여 국소 이론과의 차이를 구하면 약 52%로 Larson 등⁽¹⁵⁾이 실험으로 관찰한 50%와 매우 유사한 결과를 얻었고, 따라서 본 연구에서 제시한 비국소 모델이 타당함을 알 수 있다.
앞의 3.3 절에서 고 에너지화 된 전자의 대부분의 에너지는 LA6, TA6, 와 Opt 포논 모드들로 전달됨을 확인하였다. 따라서 이 포논 모드들을 열원(heat source)로 가정할 수 있고, 이 열원으로부터 열 에너지가 다른 포논 모드로 전달되는 시간(deposition time, t_D,i)를 다음과 같이 정의할 수 있다.
소자 내 줄 가열 량(P_g)의 크기에 따라 실리콘 층의 수직 및 수평 방향의 열 전달 특성이 다름을 보였고, 높은 P_g (> ~30 W/m) 영역에서는 실리콘 층 측면을 통한 열전달이 주도적 이였다. 한편, 포논의 분산관계를 포함하는 수정된 비국소 모델을 제시하여 Si/SiO₂ 경계를 통한 포논 전달 해석결과와 비교하여 그 타당함을 보였다. 또한, 실리콘 내 온도분포 분석을 통하여 낮은 P_g (< ~10 W/m) 영역에서 양쪽 경계면 끝 온도 구배가 거의 사라지고, 따라서 Si/SiO₂ 경계를 통한 포논 전달이 주도적임을 확인했다.

질의응답

핵심어	질문	논문에서 추출한 답변
	박막 트랜지스터는 전기적 절연 구조를 구성하기 위해 무엇을 박막형태로 절연층 위에 증착하게 되는가?	최근 차세대 소자로 큰 각광을 받고 있는 박막 트랜지스터는 전기적 절연 구조를 구성하기 위해 반도체 재료(실리콘(Si), 이완 실리콘(strained-Si), 게르마늄(Ge) 등)를 박막형태로 절연층(이산화규소(SiO2), 실리콘-게르마늄 합금(SiGe) 등) 위에 증착하게 된다. 이러한 구조는 극미세 소자의 구조적 문제인 절연성 및 부유용량(low junction capacitance) 문제를 해결할 수 있으나,(1~9) 절연층의 매우 낮은 열전도율(~1 W/m·K)과 복잡한 구조로 인해, 소자 구동에 따른 줄 가열(Joule heating)이 외부로 배출되지 못하는 문제가 있다.
	절연층으로는 어떤 것들이 있는가?	최근 차세대 소자로 큰 각광을 받고 있는 박막 트랜지스터는 전기적 절연 구조를 구성하기 위해 반도체 재료(실리콘(Si), 이완 실리콘(strained-Si), 게르마늄(Ge) 등)를 박막형태로 절연층(이산화규소(SiO2), 실리콘-게르마늄 합금(SiGe) 등) 위에 증착하게 된다. 이러한 구조는 극미세 소자의 구조적 문제인 절연성 및 부유용량(low junction capacitance) 문제를 해결할 수 있으나,(1~9) 절연층의 매우 낮은 열전도율(~1 W/m·K)과 복잡한 구조로 인해, 소자 구동에 따른 줄 가열(Joule heating)이 외부로 배출되지 못하는 문제가 있다.
	전기적 절연 구조의 문제는 무엇인가?	최근 차세대 소자로 큰 각광을 받고 있는 박막 트랜지스터는 전기적 절연 구조를 구성하기 위해 반도체 재료(실리콘(Si), 이완 실리콘(strained-Si), 게르마늄(Ge) 등)를 박막형태로 절연층(이산화규소(SiO2), 실리콘-게르마늄 합금(SiGe) 등) 위에 증착하게 된다. 이러한 구조는 극미세 소자의 구조적 문제인 절연성 및 부유용량(low junction capacitance) 문제를 해결할 수 있으나,(1~9) 절연층의 매우 낮은 열전도율(~1 W/m·K)과 복잡한 구조로 인해, 소자 구동에 따른 줄 가열(Joule heating)이 외부로 배출되지 못하는 문제가 있다. 더구나 100 nm 급 이하의 실리콘 박막의 경우, 포논(phonon)-경계 산란 증가로 인해 상온 기준으로 Kf = ~10 W/m·K 정도로, 덩어리(bulk) 열전도율(Kb = 148 W/m·K)에 비해 매우 작다.(10)

참고문헌 (19)

Ke, W., Han, X., Xu, B., Liu, X., Wang, X., Zhang, T., Han, R., and Zhang, S., 2006, 'Source/drain series resistances of nanoscale ultra-thin-body SOI MOSFETs with undoped or very-low-doped channel regions,' Semiconductor Science and Technology, Vol. 21, No. 10, pp. 1416-1421

상세보기
Goodson, K. E., Flik, M. I., Su, L. T., and Antoniadis, D. A., 1995, 'Prediction and Measurement of Temperature Fields in Silicon-on-Insulator Electronic Circuits,' ASME Journal of Heat Transfer, Vol. 117, No. 3, pp. 574-581

상세보기
Sverdrup, P. G., Ju, Y. S., and Goodson, K. E., 2001, 'Sub-Continuum Simulations of Heat Conduction in Silicon-on-Insulator Transistors,' ASME Journal of Heat Transfer, Vol. 123, No. 1, pp. 130-137

상세보기
Narumanchi, S. V. J., Murthy, J. Y., and Amon, C. H., 2004, 'Submicron Heat Transfer Model in Silicon Accounting for Phonon Dispersion and Polarization,' ASME Journal of Heat Transfer, Vol. 126, No. 6, pp. 946-955

상세보기
Narumanchi, S. V. J., Murthy, J. Y., and Amon, C. H., 2005, 'Comparison of Different Phonon Transport Models for Predicting Heat Conduction in Silicon-oninsulator Transistors,' ASME Journal of Heat Transfer, Vol. 127, No. 7, pp. 713-723

상세보기
Narumanchi, S. V. J., Murthy, J. Y., and Amon, C. H., 2006, 'Boltzmann transport equation-based thermal modeling approaches for hotspots in microelectronics,' Heat and Mass Transfer, Vol. 42, No.6, pp. 478-491

상세보기
Sinha, S., Pop, E., Dutton, R. W., and Goodson, K. E., 2006, 'Non-Equilibrium Phonon Distributions in Sub-100 nm Silicon Transistors,' ASME Journal of Heat Transfer, Vol. 128, No. 7, pp. 638-647

상세보기
Jin, J. S. and Lee, J. S., 2007, 'Electron-Phonon Interaction Model and Prediction of Thermal Energy Transport in SOI Transistor,' Journal of Nanoscience and Nanotechnology, Vol. 7, No. 11, pp. 4094-4100

상세보기
Jin, J. S. and Lee, J. S., 2009, 'Electron-Phonon Interaction Model and Its Application to Thermal Transport Simulation during ESD Event in NMOS Transistor,' ASME Journal of Heat Transfer, Vol. 131, No. 9, Paper Number 092401

상세보기
Liu, W. and Asheghi, M., 2004, 'Phonon- Boundary Scattering in Ultrathin Single-Crystal Silicon Layers,' Applied Physics Letters, Vol. 84, No. 19, pp. 3819-3821

상세보기
Mahan, G. D. and Claro, F., 1988, 'Nonlocal theory of thermal conductivity,' Physical Review B, Vol. 38, No. 3, pp. 1963-1969

상세보기
Tien, C. L., Majumdar, A., Gerner, F. M., 1998, MICROSCALE ENERGY TRANSPORT, Taylor & Francis, Washington D. C., pp 3-94
Bell, A. R., Evans, R. G., and Nicholas, D. J., 1981, 'Electron Energy Transport in Steep Temperature Gradients in Laser-Produced Plasmas,' Physical Review Letters, Vol. 46, No. 4, pp. 243-246

상세보기
Bychenkov, V. Y., Rozmus, W., and Tikhonchuk, V. T., 1995, 'Nonlocal Electron Transport in a Plasma,' Physical Review Letters, Vol. 75, No. 24, pp. 4405-4408

상세보기
Larson, B. C., Tischler, J. Z., and Mills, D. M., 1986, 'Nanosecond resolution time-resolved x-ray study of silicon during pulsed-laser irradiation,' Journal of Materials Research, Vol. 1, No. 1, pp. 144-154

상세보기
Glassbrenner, C. J. and Slack, G. A., 1964, 'Thermal Conductivity of Silicon and Germanium from $3^{\circ}K$ to the Melting Point,' Physical Review, Vol. 134, No. 4A, pp. A1058-A1069

상세보기
Ju, Y. S., 2005, 'Phonon heat transport in silicon nanostructures,' Applied Physics Letters, Vol. 87, No. 15, Paper Number 153106

상세보기
Pop, E., Dutton, R. W., and Goodson, K. E., 2004, 'Analytic band Monte Carlo model for electron transport in Si including acoustic and optical phonon dispersion,' Journal of Applied Physics, Vol. 96, No. 9, pp. 4998-5005

상세보기
Pop, E., Dutton, R. W., and Goodson, K. E., 2005, 'Monte Carlo simulation of Joule heating in bulk and strained silicon,' Applied Physics Letters, Vol. 86, No. 8, Paper Number 082101

상세보기

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증