[논문]개선된 자동 주파수 보정회로를 이용한 광대역 클록 발생기 설계

정상훈; 유남희; 조성익

doi:10.5370/kiee.2011.60.2.451

개선된 자동 주파수 보정회로를 이용한 광대역 클록 발생기 설계
A Wideband Clock Generator Design using Improved Automatic Frequency Calibration Circuit 원문보기

전기학회논문지 = The Transactions of the Korean Institute of Electrical Engineers, v.60 no.2, 2011년, pp.451 - 454

정상훈 (전북대학교 전자정보공학부) , 유남희 ((주)티에스팜) , 조성익 (전북대학교 전자공학부)

Abstract ▼ AI-Helper

In this paper, a wideband clock generator using novel Automatic frequency calibration(AFC) scheme is proposed. Wideband clock generator using AFC has the advantage of small VCO gain and wide frequency band. The conventional AFC compares whether the feedback frequency is faster or slower then the reference frequency. However, the proposed AFC can detect frequency difference between reference frequency with feedback frequency. So it can be reduced an operation time than conventional methods AFC. Conventional AFC goes to the initial code if the frequency step changed. This AFC, on the other hand, can a prior state code so it can approach a fast operation. In simulation results, the proposed clock generator is designed for DisplayPort using the CMOS ring-VCO. The VCO tuning range is 350MHz, and a VCO frequency is 270MHz. The lock time of clock generator is less then 3us at input reference frequency, 67.5MHz. The phase noise is -109dBC/Hz at 1MHz offset from the center frequency. and power consumption is 10.1mW at 1.8V supply and layout area is $0.384mm^2$.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 개선된 자동 주파수 보정회로를 이용한 광대역 클록 발생기글 검증하기 위하여 0.18um 1-poly 6-metal CMOS 공정의 모델변수를 이용하여 설계하였다.
본 논문에서는 광대역으로 동작하면서 위상 잡음을 줄이기 위해 AFC 기법을 이용하였으며 빠른 보정시간을 위해 개선된 AFC 기법을 제안하였다. 제안한 구조를 사용할 경우 기존 구조에 비해 보정 시간이 50%로 감소되며 메모리를 가지고 있어 클록 발생기가 록을 놓치는 경우 빠른 록이 가능하다.
본 논문에서는 이러한 원리를 이용한 Re-Rocking 시간과 보정시간을 개선된 자동 주파수 보정회로를 가지는 광대역 클록 발생기를 제안하였다. 본 논문의 구성은 다음과 같다.

제안 방법

제안하는 고속 AFC 구조는 그림 5와 같고, 5-bit 카운터 2개, 5-bit 감산기, 5-bit 가산기, 5-bit 레지스터, 그리고 디지털 필터로 구성되어 있다.

대상 데이터

구현된 회로의 모의실험 결과 설계된 회로는 270 MHz의 동작주파수에서 PLL의 록킹 시간은 3us 이내이고 전력소모는 1.8V 전원전압에서 10.1mW, 면적은 0.384mm2이다.
AFC를 갖는 광대역 클록 발생기의 블록 다이어그램은 그림 1과 같다. 본 구조는 AFC, PFD (phase -frequency detector), Charge pump, loop filter, multi-phase VCO, integer-N divider로 구성되어 있다. 270MHz의 VCO 출력 주파수를 얻기 위하여 62.

성능/효과

515us의 시간이 걸렸다. 본 논문에서 제안한 개선된 AFC 기법을 사용할 경우 기존 AFC 구조에 비해 AFC 동작시간을 감소시킬 수 있고 AFC 내부에 레지스터를 가지고 있으므로 클록 발생기의 록이 풀릴 경우 AFC 내부에 저장된 코드를 이용하여 AFC 코드 검색시간을 줄어든다.
본 논문에서는 광대역으로 동작하면서 위상 잡음을 줄이기 위해 AFC 기법을 이용하였으며 빠른 보정시간을 위해 개선된 AFC 기법을 제안하였다. 제안한 구조를 사용할 경우 기존 구조에 비해 보정 시간이 50%로 감소되며 메모리를 가지고 있어 클록 발생기가 록을 놓치는 경우 빠른 록이 가능하다.

후속연구

본 연구에서 제안한 AFC를 이용하여 클록 발생기를 설계할 경우 AFC 시간을 줄임으로써 클록 발생기의 록킹 시간을 줄이면서 위상 잡음을 감소시킬 수 있어 TV 및 모니터에서 사용될 새로운 디지털 디스플레이 인터페이스 표준인 DisplayPort Ver1.1에서 사용되는 클록 발생기의 성능 향상을 기대할 수 있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	LC-VCO의 장점은?	이러한 10-phase 클록을 발생하기 위하여 PLL (Phase Locked Loop) 에서 사용되는 VCO (Voltage Controlled Oscillator)는 LC-VCO와 Ring-VCO가 있다. LC-VCO는 위상 잡음이 좋은 대신 Ring-VCO 10-phase 클록을 생성하기에 유리하다하는 장점을 갖는다. 그러므로 DisplayPort에서 사용되는 PLL의 경우 주파수 가변 범위가 넓기 때문에 높은 KVCO (VCO Gain)를 필요로 하며, 이로 인해 위상 잡음이 증가한다.
	10-phase 클록을 발생하기 위하여 무엇을 사용하는가?	7Gbps의 Serial Data를 생성시키기 위해서는 270MHz, 10-phase 클록을 이용하여 Serialize 한다[2]. 이러한 10-phase 클록을 발생하기 위하여 PLL (Phase Locked Loop) 에서 사용되는 VCO (Voltage Controlled Oscillator)는 LC-VCO와 Ring-VCO가 있다. LC-VCO는 위상 잡음이 좋은 대신 Ring-VCO 10-phase 클록을 생성하기에 유리하다하는 장점을 갖는다.
	자동 주파수 보정 기법은 어떤 단점을 보완하는가?	LC-VCO는 위상 잡음이 좋은 대신 Ring-VCO 10-phase 클록을 생성하기에 유리하다하는 장점을 갖는다. 그러므로 DisplayPort에서 사용되는 PLL의 경우 주파수 가변 범위가 넓기 때문에 높은 KVCO (VCO Gain)를 필요로 하며, 이로 인해 위상 잡음이 증가한다. 이러한 단점을 보완하기 위하여 넓은 대역의 주파수를 가지면서 낮은 위상 잡음을 갖기 위해서는 자동 주파수 보정(AFC) 기법이 필요하다[3].

참고문헌 (6)

Won-Young Lee, Lee-Sup Kim, "A spread spectrum clock generator with spread ratio error reduction scheme for DisplayPort main link" Circuits and Systems, 2009. ISCAS 2009. IEEE International Symposium on, pp.185-188, May 2009.
VESA DisplayPort Standard Version 1.1 March 19, 2007
William B. Wilson, Un-Ku Moon, Kadaba R. Lakshmikumar, Ling Dai, "A CMOS self-calibrating frequency synthesizer," IEEE J. Solid-State Circuits, vol. 35, no. 10, pp. 1437-1444, Oct 2000.

상세보기
김성근, 김영신, 김상우, 조후현, 부영건, 이강윤, "DisplayPort용 TxPLL과 Spread Spectrum clock Generator의 설계," 대한전자공학회 학술대회, 380-382쪽, 2009년
Han-il Lee, Je-Kwang Cho, Kun-Seok Lee, In-Chul Hwang, Tae-Won Ahn, Kyung-Suc Nah, Byeong-Ha Park, "A $\Sigma-\Delta$ fractional-N frequency synthesizer using a wide-band integrated VCO and a fast AFC technique for GSM/GPRS/WCDMA applications," Solid-State Circuits, IEEE Journal of, Vol 39, no. 7, pp. 1164-1169, 2004.

상세보기
Kun-Seok Lee, Eun-Yung Sung, In-Chul Hwang , Byeong-Ha Park, "Fast AFC technique using a code estimation and binary search algorithm for wideband frequency synthesis," Solid-State Circuits Conference, 2005. ESSCIRC 2005. pp. 181, sept 2005.

저자의 다른 논문 :

원문 URL 링크

DOI : 10.5370/KIEE.2011.60.2.451 [무료]
DBPia : 저널
AccessON : 저널

*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

이 논문과 함께 이용한 콘텐츠

[논문] 원전용 IC를 위한 CMOS 디지털 논리회로의 내방사선 모델 설계 및 누적방사선 손상 분석

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관

저장형식

Text(ASCII format)
Excel format
RefWorks Direct Export
RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

연합인증