[논문]비정질 실리콘의 결정화를 위한 줄 가열 유도 결정화 공정에 대한 열적 연구

김동현; 박승호; 홍원의; 노재상

doi:10.3795/ksme-b.2011.35.3.221

비정질 실리콘의 결정화를 위한 줄 가열 유도 결정화 공정에 대한 열적 연구
Thermal Investigation of Joule-Heating-Induced Crystallization of Amorphous Silicon Thin Film 원문보기

大韓機械學會論文集. Transactions of the Korean Society of Mechanical Engineers. B. B, v.35 no.3 = no.306, 2011년, pp.221 - 228

김동현 (홍익대학교 대학원 기계공학과) , 박승호 (홍익대학교 기계시스템디자인공학과) , 홍원의 (홍익대학교 신소재공학과) , 노재상 (홍익대학교 신소재공학과)

초록
AI-Helper

대면적 비정질 실리콘 박막의 결정화는 평판 디스플레이 생산에 있어서 핵심 요소로 꼽힌다. 현재 다양한 결정화 기술들이 연구 되고 있으며 그 중 최근에 소개된 줄 가열 유도 결정화는 수십 마이크로초의 짧은 공정 시간, 대면적 결정화 그리고 국부적인 가열로 기판의 열변형 억제 등의 잇점으로 인해 AMOLED 제작에 있어서 기대되는 기술이다. 본 연구에서는 JIC 공정 중 상변화과정에서의 온도를 이론적으로 해석하고 이를 실험과 비교하였다. 이를 통하여 결정화 메커니즘을 결정하는 임계온도를 in-situ 실험과 수치해석을 통해 밝혀내었다.

Abstract ▼ AI-Helper

The large-area crystallization of amorphous silicon thin films on glass backplanes is one of the key technologies in the manufacture of flat-panel displays. Joule-heating induced crystallization (JIC) is a recently introduced crystallization technology. It is considered a highly promising technique for fabricating OLEDs, because the film of amorphous silicon on glass can be crystallized in tens of microseconds, minimizing thermal and structural damage to the glass. In this study, we theoretically and experimentally investigated the temperature variation during the phase transformation. The critical temperatures for crystallization were determined for both solid-solid and solid-liquidsolid transitions, by carrying out in-situ temperature measurements and numerical analysis of the JIC.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

결정화 과정에서 온도는 결정의 크기 및 질을 결정하는 매우 중요한 요소로 정확한 온도를 아는 것은 결정화 과정에 대한 이해와 이를 통한 OLED 기판 생산에 있어 매우 필요한 부분이다. 본 연구에서는 JIC 공정과정에서 온도 분포를 이론적으로 예측하고 이를 실험을 통하여 검증하였다. 실험에서 사용된 시편은 0 세대(30mm x 20mm) 크기의 유리기판의에 제작되었고 박막층의 크기는 20mm x 20mm 로 그 기본구조와 실험 장비는 Fig.

가설 설정

따라서 증착과정에서 결정핵이 박막의 경계면에서 미리 존재한다고 가정할 경우 비정질 실리콘에 용융되면 그 즉시 응고가 시작되는 것으로 볼 수 있다. (9) 수치해석에서 사용된 격자의 크기는 1nm 로 내부의 온도는 균일 한 것으로 가정하였고 엔탈피는 각 격자의 중심에 집중된 것으로 해석하였다. 각 격자의 엔탈피가 용융 점에서의 엔탈피를 넘어서게 되면 잠열에 대한 초과분의 비율만큼 용융된 것으로 가정하였고 용융된 비정질 실리콘은 과냉 액체실리콘이 된다.
(9) 수치해석에서 사용된 격자의 크기는 1nm 로 내부의 온도는 균일 한 것으로 가정하였고 엔탈피는 각 격자의 중심에 집중된 것으로 해석하였다. 각 격자의 엔탈피가 용융 점에서의 엔탈피를 넘어서게 되면 잠열에 대한 초과분의 비율만큼 용융된 것으로 가정하였고 용융된 비정질 실리콘은 과냉 액체실리콘이 된다. 액체실리콘의 응고는 인접한 결정에서부터 시작되며 응고된 만큼 잠열을 방출하는 것으로 가정할 수있다.
실리콘 내부에서 호모지니어스 뉴클레이션을 무시할 경우, 결정은 이미 존재하는 결정이 성장하 거나 경계면에서 생성된 결정핵이 성장하는 것으로 가정할 수 있다. 따라서 증착과정에서 결정핵이 박막의 경계면에서 미리 존재한다고 가정할 경우 비정질 실리콘에 용융되면 그 즉시 응고가 시작되는 것으로 볼 수 있다.
각 격자의 엔탈피가 용융 점에서의 엔탈피를 넘어서게 되면 잠열에 대한 초과분의 비율만큼 용융된 것으로 가정하였고 용융된 비정질 실리콘은 과냉 액체실리콘이 된다. 액체실리콘의 응고는 인접한 결정에서부터 시작되며 응고된 만큼 잠열을 방출하는 것으로 가정할 수있다.⁽⁹⁾

제안 방법

여기서 ρ , C , K 는 각각 밀도, 비열, 열전도도를 나타내며 S 는 단위 체적당 Joule 가열에 의한 발열량이으로, 발열층인 Mo 층 해석에만 포함된다. 각 재료의 물성은 온도에 따라 변하므로,^(9,11,12,14) 수치해석을 통하여 계산하였다. S 는 금속 박막 전체에 균일하다고 가정하고 펄스 인가 시 실제 측정한 전압과 전류의 곱으로부터 결정하였다.
그 결과 1050V 와 1100V 에서는 나노결정이 생성된 반면 1150V 의 경우 마이크로미터 크기의 거대한 결정이 생성되었다. 각각 최대 온도는 1430K, 1480K 그리고 1530K 이며 1100V 와 1150V 에서는 실리콘이 용융 되었음을 SEM 과 AFM 이미지로부터 확인하였다. 1100V 의경우 용융을 거쳐 결정화가 되었음에도 나노 결정이 나온 반면 1150V 는 결정질 실리콘의 용융점에 100K 이상 낮은 온도에서 결정화가 되었음에도 SLG 를 통한 거대 결정이 생성되었다.
시편은 유리기판 위에 passivation layer 로 사용된 SiO₂ 를 PECVD 방법으로 통해 300nm 두께로 증착하고 그 위에 Mo 박막 층을 sputtering 으로 100nm 만큼 증착하였다. 그 위에 다시 insulation layer 인 SiO₂와 비정질 Si 층을 PECVD 방법을 통해 각각 300nm 와 50nm 씩 증착 하여 제작되었다.
JIC 공정은 매우 짧은 시간에 끝나며, 최고 온도 또한 실리콘의 용융점에 도달하므로 직접 열전대 등을 이용하여 측정하기 어렵다. 그러나 줄 가열에 사용되는 Mo 의 저항이 온도에 선형으로 비례하므로 이를 통하여 실시간 온도변화를 알 수 있었고, 또한 수치해석을 통한 해석결과를 비교하였다.
줄 가열 유도 결정화 공정에서 실리콘 박막의 온도는 공정 후 다결정 실리콘의 특성을 결정하는 매우 중요한 요소이다. 본 연구에서는 공정중의 온도를 실험을 통하여 측정하였다. JIC 공정은 매우 짧은 시간에 끝나며, 최고 온도 또한 실리콘의 용융점에 도달하므로 직접 열전대 등을 이용하여 측정하기 어렵다.
1에 나타내었다. 시편은 유리기판 위에 passivation layer 로 사용된 SiO₂ 를 PECVD 방법으로 통해 300nm 두께로 증착하고 그 위에 Mo 박막 층을 sputtering 으로 100nm 만큼 증착하였다. 그 위에 다시 insulation layer 인 SiO₂와 비정질 Si 층을 PECVD 방법을 통해 각각 300nm 와 50nm 씩 증착 하여 제작되었다.

대상 데이터

본 연구에서 시편에 인가된 입력 펄스 전압은세 종류로 각각 1050V-18µs, 1100V-18µs, 그리고 1150V-18µs 이다.
본 연구에서는 JIC 공정과정에서 온도 분포를 이론적으로 예측하고 이를 실험을 통하여 검증하였다. 실험에서 사용된 시편은 0 세대(30mm x 20mm) 크기의 유리기판의에 제작되었고 박막층의 크기는 20mm x 20mm 로 그 기본구조와 실험 장비는 Fig. 1에 나타내었다. 시편은 유리기판 위에 passivation layer 로 사용된 SiO₂ 를 PECVD 방법으로 통해 300nm 두께로 증착하고 그 위에 Mo 박막 층을 sputtering 으로 100nm 만큼 증착하였다.
실험은 1050V, 1100V 그리고 1150V 의 세 종류의 펄스를 이용하였다. 그 결과 1050V 와 1100V 에서는 나노결정이 생성된 반면 1150V 의 경우 마이크로미터 크기의 거대한 결정이 생성되었다.

이론/모형

S 는 금속 박막 전체에 균일하다고 가정하고 펄스 인가 시 실제 측정한 전압과 전류의 곱으로부터 결정하였다. 본연구에서는 수치해석 기법으로 Crank-Nicolson 법을 사용하셨다.

성능/효과

또한 비정질 실리콘의 온도가 상승하게 되면 고체 상태에서 무작위로 결정핵이 생성되며 이를 토대로 고상 결정화가 이루어진다. (2) 따라서 JIC 공정에서 결정화는 용융을 통한 고체-액체-고체의 결정화 과정과 고체-고체 결정화 과정의 두 가지 경로가 있을 것으로 예상되며 또한 부분적으로 두경로의 혼합적인 과정도 존재할 수 있을 것으로 생각된다.
(2) 온도가 가장 낮은 상태에서 결정화를 유도하는 SPC 의 경우 유리기판을 사용할 수 있는 상대적으로 낮은 온도에서 공정이 가능하지만 수 시간 이상의 긴공정시간이 큰 약점으로 꼽힌다.⁽³⁾ MIC 는 최근 많은 관심을 받고 있는 방법으로 유리기판을 사용할수 있는 저온에서 결정화가 가능한 장점을 가지고 있지만, 결정화 유도 금속제거를 위한 공정을 포함하고 있으므로 공정시간이 SPC 와 같이 길어지는 단점을 가지고 있다.
(8) 과냉 액체실리콘 내부에서 무작위 핵 생성률은 과냉 정도가 증가함에 따라서 지수적으로 증가한다. 반면에 결정의 성장속도는 온도가 상승함에 따라서 점차 증가하여 약 1350K 에서 약 17m/s 로 최대 값에 이르고 다시 감소하게 된다.
결정핵은 비절질 실리콘을 증착하는 과정에서 생성되거나 증착 된 실리콘의 온도가 올라 가면서 무작위적으로 생성된다.⁽⁹⁾ 그러나 가로, 세로, 높이가 각각 100nm 인 비정질 실리콘의 내부 에서 용융점에 근접했을 때 무작위 핵 생성률은 약 10^-2 회/s 로 무시할 수 있는 수준이다.⁽⁹⁾
반면에 결정의 성장속도는 온도가 상승함에 따라서 점차 증가하여 약 1350K 에서 약 17m/s 로 최대 값에 이르고 다시 감소하게 된다.⁽⁹⁾ 따라서 과냉 액체실리콘의 온도가 낮을 경우에는 결정핵의 생성률은 높고 성장 속도는 느리므로 크기가 작은 결정이 형성되고 온도가 높을 경우에는 반대로 핵의 생성률은 낮고 성장 속도는 빠르므로 큰 결정이 형성되는 이른바 SLG(super lateral growth) 가 발생된다.⁽²⁾ 이러한 메커니즘에 의해서 결정의 크기가 결정되는데 특정한 임계온도를 경계로 결정의 크기가 급격한 차이를 보이게 된다.
7 은 각각의 경우에 대한 AFM 이미지와 Raman spectroscopy 결과이다. JIC 공정에 대한 Raman spectroscopy 의 결과는 3 경우 모두 520 cm -1 에 근접한 날카로운 피크를 보여주는데 이로부터 세 경우 모두 결정화 정 도 는 매우 높은 수준인 것을 확인 할 수 있다. (18,19) 참고로 비정질 실리콘의 경우 날카로운 피크를 볼 수 없으며 최대값의 위치 또한 480 cm^-1 근처로 결정질 실리콘과는 명백한 차이를 보인다.
1100V 의경우 용융을 거쳐 결정화가 되었음에도 나노 결정이 나온 반면 1150V 는 결정질 실리콘의 용융점에 100K 이상 낮은 온도에서 결정화가 되었음에도 SLG 를 통한 거대 결정이 생성되었다. 따라서 JIC 공정에서 SLG 는 과냉 상태에서도 가능하며 용융 상태에서 explosive 결정화와 SLG 를 결정하는 요소는 결정화순간의 온도로 판단되며 이 임계온도는 ELA 와 비슷하게 1480K 와 1530K 사이에 존재 하는 것을 확인하였다.
따라서 이상적인 회로 모델의 결과와 비교하여 볼 때 약 5µs 이후 펄스가 안정화 되는 것으로 가정하는 것에는 크게 무리가 없다고 판단된다.
따라서 이상적인 회로 모델의 결과와 비교하여 볼 때 약 5µs 이후 펄스가 안정화 되는 것으로 가정하는 것에는 크게 무리가 없다고 판단된다. 이를 토대로 Ohm 법칙을 이용하여 측정된 저항은 가열 중에는 지속적으로 상승할 것으로 예측되며 Fig. 3 에서 볼 수 있듯이 펄스의 인가 및 종료 순간을 제외한 부분에서는 예상대로 증가함을 볼 수 있었다. 이를 통하여 온도를 예측하였으며 그내용은 이후 수치해석 결과와 함께 아래에 논의하 였다.
Mo 박막 저항 측정은 tube furnace 에서 300K 부터 600K 까지 측정되었다. 측정된 Mo 박막의 저항은 알려있는 값보다 약 1.2Ω정도 높게 나타났는데 이는 접촉저항이나 도선저항 등의 외부 저항인 것으로 생각된다. 그러나 온도에 따른 기울기는 알려져 있는 값과 거의 일치하므로 고온에서의 저항은 알려진 바와 같이 온도 대하여 선형으로 상승할 것으로 기대되며 이를 이용하여 공정 중의 Mo 박막의 온도를 측정할 수 있을 것으로 예상되었다.

후속연구

2Ω정도 높게 나타났는데 이는 접촉저항이나 도선저항 등의 외부 저항인 것으로 생각된다. 그러나 온도에 따른 기울기는 알려져 있는 값과 거의 일치하므로 고온에서의 저항은 알려진 바와 같이 온도 대하여 선형으로 상승할 것으로 기대되며 이를 이용하여 공정 중의 Mo 박막의 온도를 측정할 수 있을 것으로 예상되었다.
5µs 이후부터는 수치해석을 통해 예측된 온도와 상당히 잘 일치하는 결과를 보이고 있다. 따라서 수치해석을 통해 얻은 Mo 박막의 온도 분포는 실제 온도에 충분히 근접할 것으로 판단되며 이를 바탕으로 실험으로 직접 측정할 수 없는 실리콘 박막의 공정중 온도를 예측할 수 있을 것으로 기대된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	직접 기판 위에 증착하여 제작한 다결정 실리콘의 단점은 무엇인가?	이러한 다결정 실리콘은 제작하는 방식은 기본 적으로는 직접 기판 위에 증착하거나 비정질 실리 콘을 증착한 후 다양한 후처리 공정을 거쳐 다결 정으로 변화시키는 방법으로 구분할 수 있다. 이중 직접 증착 방법은 600 °C LPCVD (Low Pressure Chemical Vapor Deposition) 공정을 통하여 다결정 실리콘을 유리기판 위에 증착시키는 방법으로, 결정립 크기 (Grain Size)가 약 50 nm 로 작고, 미세 쌍정 (Microtwin) 등의 결함이 많고, 표면이 거칠고 공정시간이 비교적 긴 단점이 있다.(1) 반면, 비정질 실리콘을 다결정 실리콘으로 변화시키는 방법은 엑시머 레이저 결정화 (ELC), Metal Induced Crystallization (MIC), Solid Phase Crystallization (SPC), Joule-heating Induced Crystallization (JIC) 등 다양한 방법이 개발되었거나 개발중인 상태에 있다.
	줄 가열 유도 결정화의 장점은 무엇인가?	대면적 비정질 실리콘 박막의 결정화는 평판 디스플레이 생산에 있어서 핵심 요소로 꼽힌다. 현재 다양한 결정화 기술들이 연구 되고 있으며 그 중 최근에 소개된 줄 가열 유도 결정화는 수십 마이크로초의 짧은 공정 시간, 대면적 결정화 그리고 국부적인 가열로 기판의 열변형 억제 등의 잇점으로 인해 AMOLED 제작에 있어서 기대되는 기술이다. 본 연구에서는 JIC 공정 중 상변화과정에서의 온도를 이론적으로 해석하고 이를 실험과 비교하였다.
	다결정 실리콘의 장점은 무엇인가?	그러나 단결정 실리콘의 대면적화는 매우 어려워 현실 적으로 불가능 하기에, 이에 대한 대안으로 다결정 실리콘이 사용되고 있다. 다결정 실리콘 역시 비정질 실리콘에 비하여 우수한 열적, 전기적 특성을 가지며 대면적 생산이 가능한 장점이 있다.

참고문헌 (19)

Peng, D. Z., Zan, H. W., Shin, P. S., Chang, T. C., Lin,

상세보기
Im, J. S., Kim, H. J. and Thompson, M. O., 1993, Phase Transformation Mechanisms Involved in Excimer Laser Crystallization of Amorphous Silicon Films, Appl. Phys. Lett. Vol. 63, pp. 2969-2971.
Voutsas, A. T. and Hatalis, M. K., 1992, Structure of As-Deposited LPCVD Silicon Films at Low Deposition Temperature and Pressures, J. Electrochem. Soc. Vol. 139, No. 9, pp. 2659-2665.

상세보기
Yoon, S. Y., Park, S. J., Kim, K. H. and Jang, J., 2001, Metal-Induced Crystallization of Amorphous Silicon, Thin Solid Films, Vol. 383, pp. 34-38.

상세보기
Lee, S. W. and Joo, S. K., 1996, Low Temperature Poly-Si Thin-Film Transistor Fabrication by Metal- Induced Lateral Crystallization, IEEE Electron Dev. Lett., Vol. 17, No. 4, pp. 160-162.

상세보기
Hong, W. E. and Ro, J. S., 2007, Millisecond Crystallization of Amorphous Silicon Films by Joule-Heating Induced Crystallization Using a Conductive Layer, Thin Solid Films, Vol. 515, pp. 5357-5361.

상세보기
Hong, W. E., Chung, J. K., Kim, D. H., Park, S. H. and Ro, J. S., 2010, Supergrains Produced by Lateral Growth Using Joule-Heating Induced Crystallization without Artificial Control, Appl. Phys. Lett, Vol. 96, 052105-052107.

상세보기
Spinella, C., Lombardo, S. and Priolo, F., 1998, Crystal Grain Nucleation in Amorphous Silicon, J. App. Phys., Vol. 84, No. 10, pp.5383-5414.

상세보기
Smith, M., McMahon, R., Voelskow, M., Panknin, D. and Skorupa, W., 2005, Modeling of Flash Lamp Induced Crystallization of Amorphous Silicon Thin Films on Glass, J. Crys. Growth. Vol. 285, pp. 249-260.

상세보기
Hatano, M., Moon, S., Lee, M., Suzuki, K. and

상세보기
Cagran, C., Wilthan, B. and Pottlacher, G., 2003, Symposium on Thermophysical Propoperties in Boulder, CO, USA.
The REMBAR Company. Inc, http://www.rembar.com/default.htm Dobbs Ferry.
Rizzoni, G., 2005, Principles and Applications of Electrical Engineering 5th, McGraw-Hill. Inc.
Samsung Corning Precision Glass Inc, www.samsungscp. co.kr.
Miyasaka, M. and Stoemenos, J., 1999, Excimer Laser Annealing of Amorphous and Solid-Phase- Crystallized Silicon Films, J. Appl. Phys., Vol. 86, No. 10, pp. 5556-5565.

상세보기
Ishihara, R., Wilt, P. C., Dijk, B. D., Burtsev, A.,

상세보기
Kuo, C. C., Yeh, W. C., Lee, J. F. and Jeng, J. Y.,

상세보기
Bonse, J., Brzezinka, K. -W. and Meixner, A. J.,

상세보기
Yan, J., Asami, T. and Kuriyagawa, T., 2008,

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증