스위칭 트랜지스터를 이용하여 2.4/3.5/5.2 GHz에서 동작하는 다중 대역 저잡음 증폭기 설계 Design of Multi-Band Low Noise Amplifier Using Switching Transistors for 2.4/3.5/5.2 GHz Band원문보기
본 논문에서는 2.4, 3.5, 5.2 GHz의 대역에 맞추어 스위칭 동작을 하는 다중 대역 저잡음 증폭기를 CMOS 0.18 um 공정을 이용하여 설계하였다. 제안된 회로는 스위칭 트랜지스터를 이용하여 입력단에서는 트랜스 컨덕턴스, 게이트-소스 캐패시턴스를 조정하고, 출력단에서는 캐패시턴스를 조정하는 방식으로 다중 대역 입출력정합을 이루었다. 제안된 저잡음 증폭기는 각 스위칭 트랜지스터의 동작 상태에 따라 2.4, 3.5, 5.2 GHz 대역에서 제안된 회로는 입출력단에서 각각 14.2, 12, 11 dB의 이득과 3, 2.9, 2.8의 잡음 지수 특성을 갖는다. 다중 대역 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 4.2~5.4 mW의 전력을 소비한다.
본 논문에서는 2.4, 3.5, 5.2 GHz의 대역에 맞추어 스위칭 동작을 하는 다중 대역 저잡음 증폭기를 CMOS 0.18 um 공정을 이용하여 설계하였다. 제안된 회로는 스위칭 트랜지스터를 이용하여 입력단에서는 트랜스 컨덕턴스, 게이트-소스 캐패시턴스를 조정하고, 출력단에서는 캐패시턴스를 조정하는 방식으로 다중 대역 입출력 정합을 이루었다. 제안된 저잡음 증폭기는 각 스위칭 트랜지스터의 동작 상태에 따라 2.4, 3.5, 5.2 GHz 대역에서 제안된 회로는 입출력단에서 각각 14.2, 12, 11 dB의 이득과 3, 2.9, 2.8의 잡음 지수 특성을 갖는다. 다중 대역 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 4.2~5.4 mW의 전력을 소비한다.
This paper presents a multi-band low noise amplifier(LNA) with switching operation for 2.4, 3.5 and 5.2 GHz bands using CMOS 0.18 um technology. The proposed circuit uses switching transistors to achieve the input and output matching for multi-band. By using the switching transistors, we can adjust ...
This paper presents a multi-band low noise amplifier(LNA) with switching operation for 2.4, 3.5 and 5.2 GHz bands using CMOS 0.18 um technology. The proposed circuit uses switching transistors to achieve the input and output matching for multi-band. By using the switching transistors, we can adjust the transconductance, gate inductance and gatesource capacitance at input stage and total output capacitance at output stage. The proposed LNA exhibits gain of 14.2, 12 and 11 dB and noise figure(NF) of 3, 2.9 and 2.8 dB for 2.4, 3.5 and 5.2 GHz, respectively.
This paper presents a multi-band low noise amplifier(LNA) with switching operation for 2.4, 3.5 and 5.2 GHz bands using CMOS 0.18 um technology. The proposed circuit uses switching transistors to achieve the input and output matching for multi-band. By using the switching transistors, we can adjust the transconductance, gate inductance and gatesource capacitance at input stage and total output capacitance at output stage. The proposed LNA exhibits gain of 14.2, 12 and 11 dB and noise figure(NF) of 3, 2.9 and 2.8 dB for 2.4, 3.5 and 5.2 GHz, respectively.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문을 통해 스위칭 트랜지스터를 이용하여 여러 주파수에 맞추어서 입출력 정합을 이룰 수 있는 다중 대역 저잡음 증폭기를 설계하였다. 입력단에서는 두 개의 스위칭 트랜지스터가 쓰였으며, 한쪽 스위치를 통해 캐스코드 구조에서 공통 소스 단의 트랜지스터를 추가함으로써, 입력단의 트랜스 컨덕턴스와 게이트-소스 캐패시턴스를 조정할 수 있었다.
제안 방법
본 논문에서는 입력단에 두 개의 스위칭 트랜지스터를 이용하여 입력단의 트랜지스터에 병렬로 연결된 트랜지스터를 추가하는 방법과, 게이트 인덕터에 병렬 캐패시터를 추가하는 방법을 복합적으로 이용하여 입력 임피던스를 조정하고, 출력단에서도 스위칭 트랜지스터를 이용하여 캐패시턴스를 조정하는 방법으로 다중 대역에 맞춰 입출력 정합을 이룰 수 있는 다중 대역 저잡음 증폭기를 설계한다.
본 논문에서는 입력단의 게이트 인덕터에 스위칭 캐패시터를 병렬로 연결하고, 스위치와 연결되는 트랜지스터를 추가함으로써 다수의 주파수에 맞춰 동작하는 다중 대역 저잡음 증폭기를 설계하였다. 그림 2는 제안된 다중 대역 저잡음 증폭기의 회로도이다.
저잡음 증폭기의 설계를 위해 캐스코드(cascode)구조가 기본 구조로 사용되었다. 소스 인덕터 LS는 목표 주파수에서 이득 정합과 잡음 정합을 동시에 이루기 위해 사용되었으며[5], 여기서는 목표로 하는 세 개의 주파수 대역에서의 평균적인 특성을 고려하여 인덕턴스 크기를 선택하였다. 주파수 선택적 동작을 위해 입력 정합단에서는 MS1, MS2, 출력 정합단에서는 MS3, MS4가 각각 스위칭 트랜지스터로써 각각 사용되었다.
한편, 게이트 인덕터와 병렬로 연결된 다른 한쪽 스위치를 통해서 게이트 인덕터의 실효 인덕턴스를 조정할 수 있었다. 이와 같은 방법으로, 각각의 스위치의 동작 상태에 따라 제안된 회로는 세 개의 주파수에 대해 입력 정합을 이룰 수 있었고, 출력단에서는 두 개의 스위칭 트랜지스터를 이용하여 캐패시턴스를 조정하는 방법으로 각 주파수에 대해 출력 정합을 이루었다. 각각의 스위칭 트랜지스터의 동작 상태에 따라 제안된 저잡음 증폭기는 2.
4 GHz 대역에서의 출력 정합을 이룰 수 있다. 이와 같은 방법을 통해 제안된 저잡음 증폭기는 2.4, 3.5, 5.2 GHz의 주파수 대역에 맞추어 출력 정합을 이루었다.
이와 같은 방법을 통해, 제안된 저잡음 증폭기는스위칭 트랜지스터 MS1, MS2의 동작 상태에 따라 2.4, 3.5, 5.2 GHz의 주파수 대역에 맞추어 입력 정합을 이루게 된다.
그림 8은 각각의 동작 상태에 따른 저잡음 증폭기의 이득을 나타낸다. 제안된 회로는 각각의 동작 주파수에서 정확한 입출력 정합을 이룸으로써 최적의 이득을 갖게 된다. 그림에서 보여지듯이 제안된 저잡음 증폭기는 2.
그림 6, 7은 제안된 저잡음 증폭기의 입출력 반사 계수를 보여준다. 제안된 회로는 각각의 스위치의 동작 상태에 따라 입출력단 쪽으로 보이는 인덕턴스와 캐패시턴스가 조정되어 주파수 대역의 이동을 가져온다. 그림에서 보여지듯이, 제안된 회로는 2.
제안된 회로에서 다중 대역 출력 정합은 스위치와 캐패시터를 통해 각각의 동작 상태에 따라 출력단의 캐패시턴스를 조정하는 방법으로 구현하였다. 그림 5은 제안된 저잡음 증폭기의 출력단을 보여준다.
대상 데이터
소스 인덕터 LS는 목표 주파수에서 이득 정합과 잡음 정합을 동시에 이루기 위해 사용되었으며[5], 여기서는 목표로 하는 세 개의 주파수 대역에서의 평균적인 특성을 고려하여 인덕턴스 크기를 선택하였다. 주파수 선택적 동작을 위해 입력 정합단에서는 MS1, MS2, 출력 정합단에서는 MS3, MS4가 각각 스위칭 트랜지스터로써 각각 사용되었다. 각각의 스위칭 상태에 따라, 제안된 저잡음 증폭기는 2.
데이터처리
회로의 설계에는 TSMC 0.18 um 공정이 이용되었고, 시뮬레이션에는 Cadence RF spectre를 이용하여 제안된 다중 대역 저잡음 증폭기의 유용성을 검증하였다. 그림 6, 7은 제안된 저잡음 증폭기의 입출력 반사 계수를 보여준다.
성능/효과
이와 같은 방법으로, 각각의 스위치의 동작 상태에 따라 제안된 회로는 세 개의 주파수에 대해 입력 정합을 이룰 수 있었고, 출력단에서는 두 개의 스위칭 트랜지스터를 이용하여 캐패시턴스를 조정하는 방법으로 각 주파수에 대해 출력 정합을 이루었다. 각각의 스위칭 트랜지스터의 동작 상태에 따라 제안된 저잡음 증폭기는 2.4, 3.5, 5.2 GHz 대역에서 동작할 수 있으며, 제안된 저잡음 증폭기는 각 주파수에 대해 14.2, 12, 11 dB의 이득과 3, 2.9, 2.8 dB의 잡음 지수를 갖는다.
그림에서 보여지듯이, 제안된 회로는 2.4, 3.5, 5.2 GHz 대역에 맞추어 최적의 입출력 반사 특성을 보이며, 각 지점에서의 반사 계수는 —10 dB보다 작은 값을 가짐을 확인할 수 있다.
8 dB의 잡음 지수를 갖는다. 이 결과들을 통해 제안된 회로가 세 개의 주파수 대역에 대해 저잡음 증폭기로써 동작할 수 있음을 확인할 수 있다. 표 1에는 제안된 다중 대역 저잡음 증폭기의 성능과 다른 연구와의 비교가 정리되어 있다.
질의응답
핵심어
질문
논문에서 추출한 답변
저잡음 증폭기의 설계를 위해 적용된 기본 구조는?
그림 2는 제안된 다중 대역 저잡음 증폭기의 회로도이다. 저잡음 증폭기의 설계를 위해 캐스코드(cascode)구조가 기본 구조로 사용되었다. 소스 인덕터 LS는 목표 주파수에서 이득 정합과 잡음 정합을 동시에 이루기 위해 사용되었으며[5], 여기서는 목표로 하는 세 개의 주파수 대역에서의 평균적인 특성을 고려하여 인덕턴스 크기를 선택하였다.
두 개 이상의 저잡음 증폭기를 병렬로 연결하는 방식의 단점은?
다양한 주파수를 처리하기 위한 기술로, 초기에는두 개 이상의 저잡음 증폭기를 병렬로 연결하는 방식이 제안되었다[1]. 이 방식은 각각의 목표 주파수에 대해 좋은 성능을 갖지만, 칩 크기가 커지면서 집적을 하는데 많은 비용이 들어가게 된다. 다중 대역을 처리하기 위한 또 다른 기술로, 여러 신호를 동시에 처리할 수 있는 광대역 저잡음 증폭기[2]가 제안되기도 하였으나, 넓은 주파수 대역에 대해 좋은 잡음 특성을 갖기가 어렵다. 이러한 단점들을 해결하기 위해 여러 주파수에 맞추어 스위칭 동작을 하며, 각각의 주파수에 최적화된 성능을 갖도록 하는 다중 대역 저잡음 증폭기가 연구가 활발히 진행되고 있다.
소스 인덕터 LS의 사용 목적은?
저잡음 증폭기의 설계를 위해 캐스코드(cascode)구조가 기본 구조로 사용되었다. 소스 인덕터 LS는 목표 주파수에서 이득 정합과 잡음 정합을 동시에 이루기 위해 사용되었으며[5], 여기서는 목표로 하는 세 개의 주파수 대역에서의 평균적인 특성을 고려하여 인덕턴스 크기를 선택하였다. 주파수 선택적 동작을 위해 입력 정합단에서는 MS1, MS2, 출력 정합단에서는 MS3, MS4가 각각 스위칭 트랜지스터로써 각각 사용되었다.
참고문헌 (7)
S. Wu, B. Razavi, "A 900-MHz/1.8 GHz CMOS receiver
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.