선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 제안하는 시스템의 성능은 두 하드웨어간의 연결의 치밀성과 효율성에 따라 크게 좌우될 수 있다. 따라서 본 연구에서는 TMS320DM6437이 제공하는 주변장치와 기능을 적극적으로 활용하여 이러한 목적을 성취하고자 하였다. VLYNQ를 사용하여 데이터 전송을 하고 GPIO를 활용하여 두 하드웨어를 연동한다.
- 본 논문에서는 차선 및 차량인식 시스템을 FPGA 와 DSP를 이용해 구현하였다. 전체 시스템을 FPGA 와 DSP를 이용해 실시간 처리하기위해 특징요소 추출단위 분할 방법을 제안하였다.
- 최적화 작업이 필요하다. 본 연구에서는 다양한 최적화 방벱중 메모리의 효율적 사용과 코드 최적화를 통하여 실시간 동작을 보장하였다. TMS320DM6437의 경우 32KB 의 Level 1 Program(LlP) 캐쉬, 80 KB의 Level 1 Data(LlD) 캐쉬, 128KB의 L2 통합 메모리를 지원한다1'지.
- 본 절에서는 그림 1에 나타낸 전체 시스템 구조 중 특징 추출부의 FPGA 구현과 인식 및 검증 부의 DSP 구현에 관하여 소개한다. 시스템 구현에 사용된 FPGA는 Xilfa就사의 Spartan-3A DSP를 시용하였고, DSP는 Texas Instruments 사의 TMS320DM6437를사용하였다.
가설 설정
- 직선 및 곡선으로 이루어진 차선을 정의하기 위해 2차 곡선으로 가정하였고 앞서 구한 차선 후보지 데이터를 최소자승법을 적용하여 차선의 방정식을 구할 수 있었다. 앞서 주행차선을 찾기 위해 군집화 과정을 하였으므로 상대적으로 신뢰도 높은 결과를 얻을 수 있게 된다 최소 자승법을 이용한 근사화 과정은 실수 연산이 주로 포함되어 있어 고정소수점 프로세서인 TMS320DM6437 상에서 가장 많은 처리시간을 필요로 하는 기능 단위이다.
- 이때, 차선폭에 대한 최소 . 최댓값은 세계 좌표계(world coordinate) 와 영상 좌표계 (image coordinate) 와의 관계가 고정적인 것으로 가정하여 미리 계산한 결과를 LUT로 구성하였다. 밝기 기반 검출(tightness based detection)은 주변화소 정보를 이용하여 어두운 영역 사이에 존재하는 밝은 영역의 너비를 계산하고 에지 기반 검출과 마찬가지로 비교연산을 통해 차선표식 후보지의 시작 좌표와 끝 좌표를 출력한다.
제안 방법
- Liu et al."은 컬러 영상 퓨전 시스템(color image fusion system)의 구현을 위해 FPGA로 영상 취득 및 DSP로의 영상 전송을 담당하고 알고리즘의 수행은 DSP에서 전담하는 구조를 제시하였고 S. S. Kim와 S. Jung'句은 뉴럴 네트워크를 DSP에서 구현하고 단순 로직 유닛 (logic unit)으로써 FPGA를 사용하였다. 이운근 등同은 영상 입력부와 소벨 에지 검출을 FPGA 로 구성하고 나머지 부분을 DSP에서 수행하는 구조를 제시하였다.
- FPGA와 DSP를 효율적으로 연동시키기 위해서 FPGA에서 처리된 특징 정보와 입력 영상을 DSP로 전송할 수 있어야 하고 두 하드웨어의 동작을 제어할 수 있어야 한다. DSP에는 코어(core)외에도 주변장치를 함께 제공하기 때문에 DSP의 주변장치를 이용하여 목적에 맞는 인터페이스를 구성할 수 있다 따라서 본 논문에서는 DSP의 주변장치를 활용하여 데이터 전송 및 두 하드웨어의 동작을 제어할 수 있는 인터페이스를 구성하였다.
- 위해 인터럽트를 사용한다. DSP에서 FPGA의 처리 결과를 가져갈 것과, DSP의 처리가 종료되었음을 FPGA에 알려주는 인터럽트를 사용하여 두 하드웨어의 동작을 동기화 시켰다. 인터럽트의 발생은 태스크 (task)의 문맥전환을 수반하기 때문에, 인터럽트의 빈번한 발생에 의한 처리시간의 증가가 시스템 동작에 부담이 가지 않도록 인터럽트 방식을 정해야한다.
- 각 DPRAM에저장된 데이터를 ID코드의 순서대로 읽어와 VLYNQ 내부 FIFO에 순차적으로 저장한다. FIFO에 일정 패킷 크기만큼 저장되었을 때, 인터럽트를 발생시켜서 DSP에서 패킷크기만큼의 데이터를 가져갈 것을 요청하도록 하였다. 패킷 사이즈가 256일 때 인터럽트는 프레임 당 평균 6회가 발생하며 데이터 전송 및 디코딩에 걸리는 시간은*PGA가 DSP에 발생시킨 인터럽트 횟수에 비례한다.
- 앞서 주행차선을 찾기 위해 군집화 과정을 하였으므로 상대적으로 신뢰도 높은 결과를 얻을 수 있게 된다 최소 자승법을 이용한 근사화 과정은 실수 연산이 주로 포함되어 있어 고정소수점 프로세서인 TMS320DM6437 상에서 가장 많은 처리시간을 필요로 하는 기능 단위이다. IQmath 라이브러리를 적용하여 고정소수점 연산으로 변환하는 작업과 함께 높은 정확도를 유지하기 위해 부분적으로 C fast RTS 라이브러리를 사용하였다. 따라서 효율적인 메모리 사용만으로는 높은 감소율을 얻을 수 없었지만 코드 최적화를 통해 처리시간이 크게 감소되었음을 표 1을 통해 확인할 수 있다
- VLYNQ를 이용하여 FPGA에서 처리된 특징요소를 구분하고 전송의 효율을 높이기 위해 그림 5와 같이 32bit 크기의 패킷(packet)으로 데이터를 가공하여 내부 로직 FIFO에 저장하였다. 패킷의 상위 3bit에는 각 특징요소별로 ID 코드를 부여하여 구성하였고, 개별 특징 결과는 영상에서의 위치 좌표로 출력되기 때문에 표 3과 같이 나머지 bit를 구성하였다.
- “U”형태를 지니는 영역이 차량이 맞는지를 판단하기 위해 영역내의 히스토그램 분석을 통하여 대칭성을 지니는지를 판단한다. “U”형태의 영역 안에서 히스토그램 분석을 해 보면, 해당 영역에 차량이 존재할 경우 대칭성을 가지며 히스토그램의 분포가 비슷하지만 차량이 존재하지 않을 경우 분포가 달라진다.
- ⑤ FPGA의 처리가 끝났을 때, 디코딩 작업을 통해 해당 메모리 영역에 각 특징요소를 저장하고 후처리를 진행한다.
- 이러한 문제를 해결하기 위해서 IQmath 라이브러리를 적용하여 부동소수점 연산이 이루어지는 알고리즘들을 고정소수점 (fixed point) 연산으로 변환하였다1何 반면, 높은 정확도를 요구하는 알고리즘의 경우에는 고정소수점변환으로 인해 나타나는 정밀도의 한계로 인해 최종결과에 영향을 미치는 경우가 발생하게 된다. 고정 소수점 연산 정밀도의 한계를 극복하기 위해, 부동소수점 연산 시 intrinsic 레벨까지 최적화된 함수를 제공하는 C fast RTS 라이브러리를 사용하였匸土 본 절에서는 그림 1에서 차선과 차량 인식 및 검증 모듈을 구성하는 기능 단위에 대해서 메모리의 효율적 사용과 코드 최적화를 중심으로 설명한다.
- 기존 FPGA-DSP 구조의 한계를 극복하기 위해 FPGA와 다수의 DSP를 사용하는 구조 대신, FPGA와 DSP의 역할을 효율적으로 분담하여 실시간 처리가 가능한 구조를 제안한다. 차선 및 차량인식 시스템은 일반적으로 차선과 차량을 검출하기 위해 입력 영상으로부터 차선과 차량을 대표할 수 있는 특징요소를 추출하고 분석을 통해 차선과 차량을 정의하게 된다.
- 이러한 특징 추출과정은 물리적으로 다수 존재하는 연산유닛을 목적에 맞게 조합하여 병렬적으로 데이터를 처리하여 대량의 데이터에 대한 단순 연산에 강점을 보이는 FPGA로 구현하는 것이 적합하다. 따라서 특징 추출부를 FPGA로 구현하여 전체 시스템의 실시간 동작을 보장할 수 있도록 하였다.
- EMIF는 외부장치의 메모리를 사용할 수 있도록 인터페이스를 제공한다. 마지막으로 VLYNQ 는 외부장치와의 직렬통신 인터페이스를 제공한다卩기 DSP로 입력 영상을 전송하기 위해 VPFE를 사용하고 처리된 특징 정보를 전송하기 위해 VLYNQ를 사용하고, 마지막으로 VPBE를 통해 최종 결과를 출력하였다.
- 본 연구에서 제안한 차선 및 차량인식 시스템의 구현 결과에 대한 성능을 검증하기 위해 AVNET에서 제작한 AES-SP3ADSP-DVCI-G 보드凹를 사용하였다. AES-SP3ADSP-DVCI-G 보드는 FPGA로Spartan-3A DSP가 탑재되어 있고 DSP로 TMS320DM6437이탑재되어 있다.
- AES-SP3ADSP-DVCI-G 보드는 FPGA로Spartan-3A DSP가 탑재되어 있고 DSP로 TMS320DM6437이탑재되어 있다. 설계한 하드웨어 모듈의 동작 및 성능을 검증하기 위하여 FPGA 구현 모듈은 Xilinx 사의 ISE를 사용하여 합성을 하였고 DSP로 구현 모듈은 CCS를 이용하여 구현하였다. 실험은 총 5531 장의 데이터 세트(data set)에 대해 진행하였다.
- 차량의 후방 창문, 범퍼 등에 의해 생기는 수평 . 수직 경계 성분을 찾기 위해 차선표식 검출 과정에서 사용되었던 소벨 에지를 사용한다 수평 방향의 경계를 추출하기 위해 수평 에지 성분들의 간격을 구하고 차량의 최소 . 최대 폭을 계산하여 수평 간격이 차량의 예상 폭에 포함되는 에지 성분들을 제외한 나머지를 제거한다.
- 같다. 에지, 밝기 기반으로 구한 차선표식 후보지는 주변 배경으로 인해 차선뿐 아니라 노이즈 영역까지 추출하게 된다 연결 요소 분석 (connected component analysis, CCA)을 적용하여 종 방향의 연결성을 판단하여 이상치를 제거한다. 연결 요소 분석은 두 번의 스캔(scan)과정이 필요한데, 첫 번째 스캔에서 이웃화소(A, B, C, D)의 밝기 값과 현재 좌표의 화소(X)의 밝기 값을 비교하여 X에 라벨을 부여한 후 (그림 3(b) 참고) 메모리에 저장한다.
- 저장된 라벨 쌍에 대한정보는 5 라인 지연 후에 갱신하여 출력된다. 에지, 밝기 기반으로 구한 차선표식 후보지를 부분적 연결 요소 분석을 통해 노이즈 성분을 제거한 결과를 병합하여 최종 차선표식의 양 경계 좌표와 중앙 점의 영상좌표를 출력한다.
- 최대 폭을 계산하여 수평 간격이 차량의 예상 폭에 포함되는 에지 성분들을 제외한 나머지를 제거한다. 이때, 차선폭과 마찬가지로 차량의 예상 폭에 대한 정보를 미리 계산하여 LUT에 구성하였다. 수직방향의 경계를 찾기 위해서는 에지 정보를.
- 하지만 이러한 二림자 영역은 차량의 범퍼 아래 부분 이외에도 주변 배경으로 인해 많은 지역에서 나타나기도 한다. 이를 구분하기 위해 차량의 예상 폭에 포함되는 영역만을 추출하였다. 그림 4(b)와 같이 윈도우 연산을 통해 얻은 주변 지역의 픽셀 정보를 이용하여 어두운 지역을찾고 에지변화 폭과 LUT에 구성해 놓은 차량의 예상 폭과의 비교를 통해 그림자 영역을 추출하게 된다.
- 인공구조물인 차량의 특징을 추출하기 위해 경계와그림자 영역을 추출한다. 경계추출은 수평 .
- 세로 방향으로 분석이 필요하기 때문에, 현재 프레임의 수직 에지 성분을 lbit로 이진화(binarization) 하여 DPRAM에 저장한다. 저장된 에지 정보를 vertical sync 구간에 읽어와 차량의 예상 높이 정보를 구성해놓은 LUT와의 비교 연산을 통해 수직방향의 경계를 추출한다. 추출한 수평 .
- DSP를 이용해 구현하였다. 전체 시스템을 FPGA 와 DSP를 이용해 실시간 처리하기위해 특징요소 추출단위 분할 방법을 제안하였다. 대량의 영상정보로부터 소량의 특징 점을 재생산하는 부분을 FPGA로 구현하고, 나머지 부분을 DSP로 구현하여 실시간 처리가 가능해짐을 볼 수 있었다.
- 주행 차선을 검출하는 것이 목적이므로 차선표식을 군집화(clustering)冏 하여 주행 차선과 주변 차선을 선별하게 된다. 차선표식의 중앙 점과 경계 점을 이용하여 방향2 길이, 위치를 고려하여 군집화를 진행한다. 차선표식 군집 간의 방향성과 영상평면에서의 거리, 위치를 고려하여 주행차선의 군집만을 선택하고 나머지를 제거한다 차선표식 정보를 군집화하기 위해 복잡한 연산보다는 잦은 메모리 접근이 필요로 하기에 효율적인 메모리 사용을 통해 처리시간을 크게 감소시킬 수 있었다.
- 현재 프레임의 처리가 모두 종료되었음을 ID코드를 따로 부여하여 DSP에서 인식할 수 있도록 하였다. 최종적으로 VLYNQ로 전송받은 데이터는 DSP에서 디코딩 (decoding) 작업을 수행하여 개별 특징 결과를 지정된 메모리 영역에 저장하였다.
- 저장한 라벨을 스캔하면서 병합 테이블에 배치된 라벨들을 비교하여 최종 라벨을 부여하게 되는데, FPGA로 구현 시 라벨의 수에 따라 상당한 크기의 메모리가 필요하게 된다旳. 하지만, 이상치 제거를 위한 연결 요소 분석의 결과가 전체 영상의 연결된 모든 요소를 찾을 필요가 없기 때문에 부분적으로 연결 요소분석을 적용하여 메모리 사용을 최소화 하였다. 그림 3(c)와 같이 윈도우 버퍼를 통해 얻은 주변화소 정보를 이용하여 라벨을 부여하고 레지스터를 거쳐 DPRAM에 저장된다.
- 패킷의 상위 3bit에는 각 특징요소별로 ID 코드를 부여하여 구성하였고, 개별 특징 결과는 영상에서의 위치 좌표로 출력되기 때문에 표 3과 같이 나머지 bit를 구성하였다. 현재 프레임의 처리가 모두 종료되었음을 ID코드를 따로 부여하여 DSP에서 인식할 수 있도록 하였다. 최종적으로 VLYNQ로 전송받은 데이터는 DSP에서 디코딩 (decoding) 작업을 수행하여 개별 특징 결과를 지정된 메모리 영역에 저장하였다.
대상 데이터
- 관하여 소개한다. 시스템 구현에 사용된 FPGA는 Xilfa就사의 Spartan-3A DSP를 시용하였고, DSP는 Texas Instruments 사의 TMS320DM6437를사용하였다.
- 설계한 하드웨어 모듈의 동작 및 성능을 검증하기 위하여 FPGA 구현 모듈은 Xilinx 사의 ISE를 사용하여 합성을 하였고 DSP로 구현 모듈은 CCS를 이용하여 구현하였다. 실험은 총 5531 장의 데이터 세트(data set)에 대해 진행하였다. 데이터 세트에 대해 차선인식은 91.
데이터처리
- 차량 인식 및 검증은 FPGA로부터 추출된 수평 . 수직 방향의 경계 성분과 그림자 성분을 이용하여 차량을 정의하고 추적하는 과정을 진행하게 된다.
이론/모형
- 본 연구에서는 실시간 차선 및 차량인식 시스템을 구현하기 위해 FPGA-DSP 구조를 사용하였다. 기존 FPGA-DSP 구조의 한계를 극복하기 위해 FPGA와 다수의 DSP를 사용하는 구조 대신, FPGA와 DSP의 역할을 효율적으로 분담하여 실시간 처리가 가능한 구조를 제안한다.
성능/효과
- 표 4에 정리하였다. 62.5MHz의 주파수로 동작하는 FPGA를 이용하여 테스트한 결과 640x480 영상에 대해 화소 클럭이 27MHz인 CMOS센서 입력에 대해 FPGA 구현 부분이 30 (frame/sec) 의 full-frame rate로 동작함을 확인하였다.
- FPGA를 단순 입력 영상처리 및 전처리로 사용하고, DSP에서 알고리즘을 처리하는 구조로 시스템을 구현한다면, 표 5에서 확인할 수 있듯이 통합 146.2ms 가 소요되어 실시간 처리에 부족한 성능을 보이게 된다 하지만, 본 연구에서 제안한 특징요소 추출단위 분할의 경우 통합 55.9ms로 61.76%의 처리시간 감소를 얻을 수 있다 FPGA에서 처리하는 특징추출 부분은 on-the-fly로 처리되기 때문에 전체 시스템의 처리 시간은 FPGA가 처리한 데이터를 전송받아 디코딩하여 인식 및 검증 부분을 수행하는 처리시간만 포함되게 된다. 전체 시스템의 처리시간은 약 15 (frame/sec) 의 처리속도로 동작하여 실시간 처리가 가능함을 볼 수 있다
- 또한 DSP의 주변장치를 적극적으로 활용하여 FPGA와 DSP사이의 인터페이스를 구성하여 두 하드웨어를 효율적으로 연동시킬 수 있었다 이는 다수의 DSP를 병렬적으로 배치하여 구현하였을 때 보다 더 적은 자원을 사용하면서 실시간 처리를 할 수 있음을 보여준다. M. Boumediene et 戒.31 는 차량인식만을 血戒社의 E7300 2.6GHz의 프로세서로 640x480 영상에 대해 약 90%의 인식 성공률과 11 (fi・ame/sec)의 처리 성능을 보였지만, 본 연구에서는 차량인식만을 대상으로 할 경우 약 30 (frame/sec)로 동작 가능하며 차선 및 차량인식 시스템에 대해 약 15 (frame/sec)의 처리 성능을 보여 실시간 시스템으로써 충분한 처리성능을 보여준다. 제안된 FPGA와 DSP의 역할 분담 방법을 이용하여 다양한 영상처리 알고리즘을 실시간으로 구현 가능하다는 것을 확인할 수 있었지만 DSP로 구현된 부분에 적용된 이외의 최적화 방법을 적용하여 전체 시스템의 성능을 향상시킬 수 있다.
- 2%의 성능을 보였다. 그리고 차량인식은 90.4%의 인식 성공률과, 오검출 4.6%, 미검출 5%의 성능을 보였다. 그림 8에서 볼 수 있듯이 연속된 프레임에 대하여 소프트웨어 상에서 구현한 알고리즘의 결과와 하드웨어 상에서 구현한 결과가 동일함을 확인할 수 있다
- 전체 시스템을 FPGA 와 DSP를 이용해 실시간 처리하기위해 특징요소 추출단위 분할 방법을 제안하였다. 대량의 영상정보로부터 소량의 특징 점을 재생산하는 부분을 FPGA로 구현하고, 나머지 부분을 DSP로 구현하여 실시간 처리가 가능해짐을 볼 수 있었다. 또한 DSP의 주변장치를 적극적으로 활용하여 FPGA와 DSP사이의 인터페이스를 구성하여 두 하드웨어를 효율적으로 연동시킬 수 있었다 이는 다수의 DSP를 병렬적으로 배치하여 구현하였을 때 보다 더 적은 자원을 사용하면서 실시간 처리를 할 수 있음을 보여준다.
- 실험은 총 5531 장의 데이터 세트(data set)에 대해 진행하였다. 데이터 세트에 대해 차선인식은 91.4%의 인식 성공률과, 오 검출 4.4%, 미 검출 5.2%의 성능을 보였다. 그리고 차량인식은 90.
- 가진다. 따라서 에지 검출(edge detection) 을 기반으로 차선표식의 경계를 찾고 주변도로보다 상대적으로 밝은 영역[81 을 검출한다.
- IQmath 라이브러리를 적용하여 고정소수점 연산으로 변환하는 작업과 함께 높은 정확도를 유지하기 위해 부분적으로 C fast RTS 라이브러리를 사용하였다. 따라서 효율적인 메모리 사용만으로는 높은 감소율을 얻을 수 없었지만 코드 최적화를 통해 처리시간이 크게 감소되었음을 표 1을 통해 확인할 수 있다
- 대량의 영상정보로부터 소량의 특징 점을 재생산하는 부분을 FPGA로 구현하고, 나머지 부분을 DSP로 구현하여 실시간 처리가 가능해짐을 볼 수 있었다. 또한 DSP의 주변장치를 적극적으로 활용하여 FPGA와 DSP사이의 인터페이스를 구성하여 두 하드웨어를 효율적으로 연동시킬 수 있었다 이는 다수의 DSP를 병렬적으로 배치하여 구현하였을 때 보다 더 적은 자원을 사용하면서 실시간 처리를 할 수 있음을 보여준다. M.
- “U” 형태 추출은 하나의 수평경계를 이용하여 다수의 수직경계를 비교해야하.므로 FPGA에서 처리된 입력 데이터를 반복하여 접근하므로 효율적 메모리사용을 통해 처리시간을 크게 감소시킬 수 있었다
- 인식된 결과를 관리한다. 인식에 실패하였을경우 누적된 결과를 분석하여 바운딩 박스의 움직임 등을 판단하여 인식에 실패함을 인지하였을 경우 차량을 지속적으로 검출할 수 있도록 해준다 바운딩 박스의 누적관리로 인해 메모리에 잦은 접근이 필요하여 상대적으로 많은 처리시간을 필요로 하기에 효율적인 메모리 사용을 통해 처리시간을 크게 감소시킬 수 있었다.
- 6GHz의 프로세서로 640x480 영상에 대해 약 90%의 인식 성공률과 11 (fi・ame/sec)의 처리 성능을 보였지만, 본 연구에서는 차량인식만을 대상으로 할 경우 약 30 (frame/sec)로 동작 가능하며 차선 및 차량인식 시스템에 대해 약 15 (frame/sec)의 처리 성능을 보여 실시간 시스템으로써 충분한 처리성능을 보여준다. 제안된 FPGA와 DSP의 역할 분담 방법을 이용하여 다양한 영상처리 알고리즘을 실시간으로 구현 가능하다는 것을 확인할 수 있었지만 DSP로 구현된 부분에 적용된 이외의 최적화 방법을 적용하여 전체 시스템의 성능을 향상시킬 수 있다. 향후 전체 시스템의 처리 성능과 알고리즘의 성능을 높이는 방안에 대한 추가 연구가 필요하다.
- 위한 부분이 필요하다. 제안하는 시스템의 성능은 두 하드웨어간의 연결의 치밀성과 효율성에 따라 크게 좌우될 수 있다. 따라서 본 연구에서는 TMS320DM6437이 제공하는 주변장치와 기능을 적극적으로 활용하여 이러한 목적을 성취하고자 하였다.
- 차선표식의 중앙 점과 경계 점을 이용하여 방향2 길이, 위치를 고려하여 군집화를 진행한다. 차선표식 군집 간의 방향성과 영상평면에서의 거리, 위치를 고려하여 주행차선의 군집만을 선택하고 나머지를 제거한다 차선표식 정보를 군집화하기 위해 복잡한 연산보다는 잦은 메모리 접근이 필요로 하기에 효율적인 메모리 사용을 통해 처리시간을 크게 감소시킬 수 있었다.
- 또한 인식 과정이 실패하였을 경우 누적된 정보를 이용하여 예상 차선 위치를 출력함으로써 지속적인 인식이 될 수 있게 한다. 추적과정에는 결과의 누적과 비교를 위해 메모리에 자주 접근해야 하고 현재 프레임과 이전 프레임의 차선의 관계를 계산하기 위한 산술 연산도 포함되어 있기 때문에 효율적인 메모리 사용과 코드 최적화를 통해 처리시간이 크게 감소되었다.
후속연구
- 제안된 FPGA와 DSP의 역할 분담 방법을 이용하여 다양한 영상처리 알고리즘을 실시간으로 구현 가능하다는 것을 확인할 수 있었지만 DSP로 구현된 부분에 적용된 이외의 최적화 방법을 적용하여 전체 시스템의 성능을 향상시킬 수 있다. 향후 전체 시스템의 처리 성능과 알고리즘의 성능을 높이는 방안에 대한 추가 연구가 필요하다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.