초록

시간 정보를 디지털 정보로 변환하기 위한 아날로그 지연소자를 사용하는 시간-디지털 변환회로를 설계하였다. 설계된 회로는 동작 온도가 변화하더라도 안정된 출력을 얻을 수 있도록 설계하였으며, HSPICE 시뮬레이션을 통하여 동적을 확인하였다. 설계된 지연소자는 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화할 때 상온에 비해 -0.18%-0.126%의 지연시간 변화율을 보였다. 그리고 이를 이용하는 시간-디지털 변환회로에서 온도가 $-20^{\circ}C$에서 $70^{\circ}C$까지 변화하고 디지털 출력 값이 15가 되었을 때의 시간을 비교하면, 상온에 비하여 -0.18%에서 0.12%의 시간차를 보였다. 그러나 온도 변화에 안정화되지 않은 시간-디지털 변환회로의 경우 상온에 비하여 -1.09%에서 1.28%의 시간차를 보였다.

Abstract

To converter time information to digital information Time-to-Digital Converter(TDC) is designed by using analog delay elements. To obtain the temperature stable characteristics the circuit is designed and the operation of the designed circuit is confirmed by HSPICE. The characteristics variation of the designed delay element with temperature is from -0.18% to 0.126% compared to room temperature characteristics when the temperature is varied from $-20^{\circ}C$ tp $70^{\circ}C$. Time difference is from -0.18% to 0.12% compared to room temperature characteristic when the temperature is varied from $-20^{\circ}C$ tp $70^{\circ}C$. The time difference is simulated when the digital output is 15. However the time difference is from -1.09% to 1.28% in the TDC using temperature non-stable analog delay elements.

주제어

#신호변환   #시간-디지털 변환기   #지연 소자   #온도특성  

저자의 다른 논문

참고문헌 (7)

1. Poki Chen and Shen-Iuan Liu, "A Cyclic Timeto-Digital Converter With Deep Sub-nanosecond Resolution," IEEE 1999 Custom Integrated Circuits Conference pp.605-608, 1999. 
2. R. cicalese, et al, "Implementation of High-Resolution Time-to-Digital Converters on two different FPGA devices," WSPC-Proceedings, pp.1-5, 2007. 
3. Jian Song, Qi An and Shubin Liu, "A high-resolution Time-to-Digital Converter Implemented in field programmable gate array," IEEE Trans. Instrum. Meas., vol. 53, no. 1, Feb. 2006. 
4. Karadamoglou, K., et al "Delay An 11-bit highresolution and adjustable-range CMOS time-to-digital converter for space science instruments," IEEE Solid-State-Circuit, vol.39, pp.214-222, Jan. 2004. 
5. Vengattaramane, K., et al, "A gated ring oscillator based parallel-TDC system with digital resolution enhancement," Solid-State Circuit Conference A-SSCC 2009, pp.57-60, Nov. 2009. 
6. Jin-Ho Choi, "Delay Time Reliability of Analog and Digital Delay Elements for Time-to-Digital Converter," International Journal of KIMICS, vol.7, no.1, Feb.2010. 
7. Hong Jun Park, "CMOS Analog Integrated Circuit Design," Sigma Press, 1999. 

이 논문을 인용한 문헌 (0)

1. 이 논문을 인용한 문헌 없음