플래시 램프 열처리(Flash lamp annealing, FLA) 공정은 저온폴리실리콘의 생산을 위한 기술로써 대면적 기판용 실리콘 결정화 기술로 기대 받고 있는 기술이다. 본 연구에서는 FLA 공정 중 기판에 발생하는 변형의 원인에 대하여 이론적인 해석과 이를 토대로 시뮬레이션을 수행하였다. 상용 FEM해석프로그램에 고온에서의 유리의 점성에 대한 모델을 적용하여, 고온에서 유리의 구조적인 수축과 응력이완으로 인한 영구변형을 수치적으로 재현하였다. 0 세대 실험시편($2cm{\times}2cm$)의 경우 중력의 영향이 미미하여서, 실험 결과와 일치하는 'U'모양의 변형이 남는 것을 확인하였고, 4 세대 기판($74cm{\times}94cm$)의 경우 중력으로 인하여 'M'모양의 변형이 발생하는 것을 시뮬레이션하였다.
플래시 램프 열처리(Flash lamp annealing, FLA) 공정은 저온폴리실리콘의 생산을 위한 기술로써 대면적 기판용 실리콘 결정화 기술로 기대 받고 있는 기술이다. 본 연구에서는 FLA 공정 중 기판에 발생하는 변형의 원인에 대하여 이론적인 해석과 이를 토대로 시뮬레이션을 수행하였다. 상용 FEM 해석프로그램에 고온에서의 유리의 점성에 대한 모델을 적용하여, 고온에서 유리의 구조적인 수축과 응력이완으로 인한 영구변형을 수치적으로 재현하였다. 0 세대 실험시편($2cm{\times}2cm$)의 경우 중력의 영향이 미미하여서, 실험 결과와 일치하는 'U'모양의 변형이 남는 것을 확인하였고, 4 세대 기판($74cm{\times}94cm$)의 경우 중력으로 인하여 'M'모양의 변형이 발생하는 것을 시뮬레이션하였다.
The flash lamp annealing (FLA) process has been considered highly promising for manufacturing low-temperature polysilicon on large-scale backplanes. Based on a theoretical estimation, this study clarifies the critical mechanisms of glass backplane deformation during the FLA process. A simulation usi...
The flash lamp annealing (FLA) process has been considered highly promising for manufacturing low-temperature polysilicon on large-scale backplanes. Based on a theoretical estimation, this study clarifies the critical mechanisms of glass backplane deformation during the FLA process. A simulation using a commercial FEM code with viscoelastic models shows that the local region, whose temperature is larger than the glass softening point, undergoes permanent structural shrinkage owing to stress relaxation. For larger backplanes (4th Gen), structural shrinkages and gravitational deflection are critical to deformation in the FLA process, resulting in an "M" shape; in smaller backplanes (0th Gen), the latter is negligible, resulting in a "U" shape.
The flash lamp annealing (FLA) process has been considered highly promising for manufacturing low-temperature polysilicon on large-scale backplanes. Based on a theoretical estimation, this study clarifies the critical mechanisms of glass backplane deformation during the FLA process. A simulation using a commercial FEM code with viscoelastic models shows that the local region, whose temperature is larger than the glass softening point, undergoes permanent structural shrinkage owing to stress relaxation. For larger backplanes (4th Gen), structural shrinkages and gravitational deflection are critical to deformation in the FLA process, resulting in an "M" shape; in smaller backplanes (0th Gen), the latter is negligible, resulting in a "U" shape.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 연구에서는 고온에서 기판 변형의 메커니즘을 분석하고 다양한 펄스 조건에 대하여 결정화를 위한 최소 펄스 세기와 이에 따른 기판 변형을 시뮬레이션을 통하여 분석하였다. 기판의 크기가 작을 경우(수 cm 이하), 기판 표면에 균일한 가열이 가능하며 중력의 영향은 무시할 수 있다.
가열시간은 수십 μs에서 수십 ms 으로 JIC 방법과 비슷하거나 약간 더 긴 수준으로 SPC, MIC 방법 등과 비교 시 열침투깊이가 상당히 얕아 유리기판에 사용이 가능하며 금속입자 제거나 박막 증착 등의 추가적인 공정을 요구하지 않는다. 본 연구에서는 실규모급 기판에 FLA 공정 중 온도 해석 및 이에 따른 기판변형을 시뮬레이션 하여서, 기판 변형시 중요한 인자를 확인하였다.
가설 설정
유리기판 위의 박막 층의 두께는 전체 시편의 길이와 폭에 비하여 매우 작으므로 1 차원 전도 및 복사열전달 현상으로 가정 할 수 있고, 기판과 실리콘 박막 등 각층에 대한 에너지방정식은 다음과 같다.
2 는 4 세대 시편에 대한 FLA 공정에서 측정된 인가전압과 전류파형으로, 공칭 전압(nominal voltage)과 펄스 길이(full maximum half width)는 각각 7000V와 400μs이다. 플래시 램프의 순간적인 복사 열전달률은 전압과 전류를 곱하여 얻어진 동력과 비례한다고 가정하였고, 공급된 전기 에너지에서 방사되는 복사에너지로의 전환율은 약 40%(12)로 측정되었다.
제안 방법
연구대상 소자의 기본구조는, Fig. 1 에 나타난 바와 같이, 유리기판 위에 SiO2 를 PECVD 방법으로 500nm 두께로 증착하고 그 위에 비정질 Si 층을 PECVD 방법으로 50nm 의 두께로 증착하였다. 본 실험에 사용된 4 세대 비정질 Si-유리기판의 크기는 길이와 폭이 각각 940 mm x 740 mm 이다.
본 실험에 사용된 4 세대 비정질 Si-유리기판의 크기는 길이와 폭이 각각 940 mm x 740 mm 이다. 원통형의 램프에서 방사되는 복사광을 모으기 위하여 타원형의 반사갓(reflector)을 제작하였다.(12)
대상 데이터
1 에 나타난 바와 같이, 유리기판 위에 SiO2 를 PECVD 방법으로 500nm 두께로 증착하고 그 위에 비정질 Si 층을 PECVD 방법으로 50nm 의 두께로 증착하였다. 본 실험에 사용된 4 세대 비정질 Si-유리기판의 크기는 길이와 폭이 각각 940 mm x 740 mm 이다. 원통형의 램프에서 방사되는 복사광을 모으기 위하여 타원형의 반사갓(reflector)을 제작하였다.
사용된 유리는 Corning Eagle 2000(14)로 η 는 제조사에서 제공한 자료를 사용하였다.
7 은 펄스길이에 따른 펄스 세기와 곡률반경의 시뮬레이션 결과 및 실험 결과이다. 실험은 약 2 x 2 cm2 크기의 0 세대 시편을 이용하였고 실험조건은 상온이며 비정질 실리콘이 부분적으로 용융될 때까지 가열되었다. 그림에서 볼 수 있듯이 펄스의 길이가 길수록 요구되는 펄스의 강도는 감소하지만 변형은 증가하여 곡률반경이 작아지게 되므로, 높은 평판도를 요구하는 후속 증착공정에 악 영향을 미치게 된다.
이론/모형
식 (4)-(6)은 식 자체의 비선형성과 재료의 온도 의존성으로 인하여 수치적인 방법을 통해서만 해석가능하다. 본 연구에서는 상용 FEM 시뮬레이션 소프트웨어 ABAQUS(19)를 이용하여 시뮬레이션을 수행하였다.
유리의 점성은 온도에 따라 크게 변하며 온도가 상승함에 따라서 지수적으로 감소한다. 이에 대해서 다양한 이론이 있으나 본 연구에서는 아래의 Vogel-Fulcher-Tamman (VFT) 식을 이용하여 온도에 따른 점도를 예측하였다.(18)
이때 유리는 물과 같은 완전한 액체 상태가 아닌 점탄성체이다. 점탄성체에 대한 해석은 여러 가지가 있으나 고정된 변형에 대해서 전성으로 인한 응력 이완의 영향을 모델링 한 Maxwell 모델(18)을 사용하였고 그 식은 아래와 같다.
성능/효과
(3) 반면 고온열 처리로를 이용하여 제작하는 SPC 의 경우 공정 온도가 상대적으로 낮아 유리기판을 사용할 수 있지만 실리콘 결정의 그레인(grain) 크기가 너무 작아 전기적 특성이 미흡하다.(4) ELC 는 저온 결정화가 가능하며 다결정 박막의 품질 또한 우수하지만 균일성이 떨어지고 스캔과정에서 오버랩에 의한 자국이 남는 단점을 갖고 있다.(5) MIC 는 최근 많은 관심을 받고 있는 방법으로 SPC 와 유사한 조건의 공정을 하면서도 더 빠르고 큰 결정을 얻을 수 있으나 결정핵 유도용 금속 입자(seed)를 제거하는 공정이 어렵고 이후에도 남은 금속입자가 박막의 전기적 특성을 악화시키는 단점이 있다.
가열된 영역은 균일가열과 동일하게 말려들어 가는 변형을 하게 되지만 가열되지 않은 부분들은 변형되지 않고 중력에 의한 처짐에 의하여 ‘M’ 모양으로 변형이 발생하게 된다. 가열시간에 따른 최종 변형량은 균일가열과 유사하게 가열시간이 길수록 증가하였다.
예열이 없는 경우에 펄스 길이가 증가함에 따라서 응력이 빠르게 감소하는 것은 열침투깊이가 증가함에 따라서 굽힘모멘트가 넓게 분포되기 때문인 것으로 생각되며, 반대로 예열이 있는 경우 변동폭이 적은 것은 잔류 응력을 야기하는 온도구배가 작기 때문인 것으로 판단된다. 따라서 펄스의 길이를 줄임으로써 야기되는 기판 표면에서의 응력 집중을 예열을 통해서 줄일 수 있을 것으로 판단된다.
이러한 변형은 기판의 두께방향으로의 온도구배가 원인이므로 예열을 통해 그 크기를 줄일 수 있는데 상온 대비 920K 로 예열된 경우 변형량은 30%에서 최대 4배까지 줄어들었다. 또한 잔류응력 역시 예열을 통하여 약 40% 정도 감소시킬 수 있는 것으로 나타났다.
비정질 실리콘이 결정화되는 메커니즘은 결정핵이 생성된 후 핵이 성장하는 과정을 통해 이루어 지며 핵의 생성속도와 성장속도는 모두 온도에 비례하여 빨라지는데 850 K 이상에서 관찰 가능한 정도인 것으로 알려져 있다. 본 FLA 공정에서의 결정화 온도는 최소 1200 K 이상으로 결정화가 충분히 진행 될 것으로 예상된다. 그러나 이 온도는 기판으로 사용되는 유리의 전이(glass transition) 온도보다 높아 유리의 점탄성 특성이 크게 증가하게 된다.
예열 유무에 따른 변형량의 차이는 펄스의 길이가 길수록 크게 차이가 나서, 펄스의 길이가 40 μs 인 경우에는 예열이 없을 때의 변형량이 예열한 경우 보다 30% 정도 큰 데 그치지만 펄스의 길이가 20 ms 인 경우에는 4배 이상 큰 것으로 확인 되었다.
9 는 펄스의 길이에 따른 최종 변형 형상으로 직선과 기호는 각각 상온과 920 K 로 예열된 상황에서 비정질 실리콘의 용융점인 1420 K 까지 가열되는 조건에서의 결과이다. 예열이 없는 경우에는 펄스지속시간이 길어짐에 따라 유리기판의 변형이 지속적으로 증가하지만, 예열이 있는 경우에는 가열시간이 약 4 ms 에서 더 증가하여도 기판의 변형이 크게 증가하지 않는 것을 확인하였다. 이는 변형량의 최대치가 내부 온도 차이에 비례하기 때문인 것으로 판단된다.
5 는 실리콘박막의 온도가 본 시뮬레이션 조건의 최고점(1420 K)에 도달한 순간, 그 변위와 내부 온도분포를 보여준다. 유리의 특성이 탄성적이라 가정할 경우에 대하여 예열온도 920 K 에서 실리콘 박막이 1420 K(비정질 실리콘의 용융 온도)까지 가열된 경우에 대하여, 이론적 해석결과와 FEM 시뮬레이션 결과가 매우 잘 일치하는 것을 확인할 수 있었다.
후속연구
위 결과들은 단일 가열로부터 얻어진 결과이나 실제 FLA 공정은 기판전체를 스캔하는 방식으로 진행되므로 가열과 이로 인한 변형이 중첩될 때 발생하는 기판의 전체적인 변형 및 응력에 대한 연구가 필요할 것으로 생각된다.
질의응답
핵심어
질문
논문에서 추출한 답변
비정질 실리콘을 다결정 실리콘으로 결정화하는 공정 중 FLA 방법은 무엇인가?
반면 FLA 방법은 플래시 광의 복사에너지를 이용하여 비정질 실리콘을 결정화 하는 방법으로 RTA 방법과 유사하지만, 적외선 영역의 빛을 이용하여 유리를 가열하는 RTA 와 달리 가시광-자외선 영역의 광 에너지를 이용하여 실리콘 박막을 선택적으로 가열한다.(11~12) 이는 박막만 선택적으로 가열하므로 에너지 소비를 줄일 수 있고 펄스타입의 가열을 통해 가열시간을 줄이는 이점이 있다.
다결정 실리콘을 제작하는 방법은 어떻게 나뉘는가?
현재 다결정 실리콘은 제작하는 방법은 크게 직접 기판 위에 증착하는 방법과 우선, 비정질 실리콘 박막을 형성하고 후처리 공정으로 결정화를 하는 방법으로 나뉜다. 이중 전자에는 LPCVD(low pressure chemical vapor deposition) 공정과 PECVD (plasma enhanced chemical vapor deposition)이 있는데, 이 둘 모두 결정 크기(grain size)가 50 nm 이하로 작고, 미세 쌍정(microtwin) 등의 결함이 많아 대면적 다결정실리콘 박막을 제작하기에 적합하지 않다.
FLA 방법의 장점은?
반면 FLA 방법은 플래시 광의 복사에너지를 이용하여 비정질 실리콘을 결정화 하는 방법으로 RTA 방법과 유사하지만, 적외선 영역의 빛을 이용하여 유리를 가열하는 RTA 와 달리 가시광-자외선 영역의 광 에너지를 이용하여 실리콘 박막을 선택적으로 가열한다.(11~12) 이는 박막만 선택적으로 가열하므로 에너지 소비를 줄일 수 있고 펄스타입의 가열을 통해 가열시간을 줄이는 이점이 있다. 가열시간은 수십 μs 에서 수십 ms 으로 JIC 방법과 비슷하거나 약간 더 긴 수준으로 SPC, MIC 방법 등과 비교 시 열침투깊이가 상당히 얕아 유리기판에 사용이 가능하며 금속입자 제거나 박막 증착 등의 추가적인 공정을 요구하지 않는다.
참고문헌 (19)
Matsuda, A., 1983, "Formation Kinetics and Control of Microcrystallite in ${\mu}$ c-Si:H from Glow Discharge Plasma," J. Non-Cryst. Solids, Vol. 59-60, pp. 767-774.
Im, J. S., Kim, H. J. and Thompson, M. O., 1993, "Phase Transformation Mechanisms Involved in Excimer Laser Crystallization of Amorphous Silicon Films," Appl. Phys. Lett., Vol. 63, pp. 1969-1971.
Yoon, S. Y., Kim, K. H., Kim, C. O., Oh, J. Y. and Jang, J., 1997, "Low Temperature Metal Induced Crystallization of Amorphous Silicon Using a Ni Solution," J. App. Phys., Vol.82, pp. 5865-5867.
Widenborg, P. I. and Aberle, A. G., 2002, "Surface Morphology of Poly-Si Films Made by Aluminum- Induced Crystallisation on Glass Substrates," J. Cryst. Growth, Vol. 242, pp. 270-282
Lee, W. K., Han, S. M., Choi, J. and Han, M. K., 2008, "The Characteristics of Solid Phase Crystallized (SPC) Polycrystalline Silicon Thin Film Transistors Employing Amorphous Silicon Process," J. Non-Cryst. Solids, Vol. 354, pp. 2509-2512.
Andoh, N., Sameshima, T. and Kitahara, K., 2005, "Crystallization of Silicon Films by Rapid Joule Heating Method," Thin Solid Films, Vol. 487, pp. 118-121.
Hong, W. E., Chung, J. K., Kim, D. H., Park, S. H. and Ro, J. S., 2010, "Supergrains Produced by Lateral Growth Using Joule-Heating Induced Crystallization Without Artificial Control," Appl. Phys. Lett., Vol. 96, p. 052105.
Kim, D. H., Hong, W. E., Ro, J. S., Lee, S. H., Lee, C. H. and Park, S., 2011, "In-Situ Observation of Phase Transformation in Amorphous Silicon During Joule- Heating Induced Crystallization Process," Thin Solid Films, Vol. 519, pp. 5516-5522.
Kim, D. H., Hong, W. E., Ro, J. S., Lee, S. H., and Park, S. H., 2011, "Thermal Deformation of Glass Backplanes During Joule-Heating Induced Crystallization Process," Vacuum, Vol. 85, pp. 847-852.
Smith, M. P., McMahon, R. A., Voelskow, M., Panknin, D. and Skorupa, W., 2005, "Modeling of Flash-Lamp-Induced Crystallization of Amorphous Silicon Thin Films on Glass, J. Cryst. Growth., Vol. 285, pp. 249-260.
Kim, D. H., Kim, B. K., Kim, H. J. and Park, S. H., 2012, "Crystallization of Amorphous Silicon Thin- Film on Glass Substrate Preheated at 650 $^{\circ}C$ Using Xe Arc Flash of 400 ${\mu}s$ ," Thin Solid Films, Vol. 520, pp.6581-6588
Sameshima, T., Kaneko, Y. and Andoh, N., 2002, "Rapid Joule Heating of Metal Films Used To Crystallize Silicon Films," App. Phys. Latt., Vol. 74, pp. 719-723.
Palik, E. D., 1998, "Handbook of Optical Constants of Solids," Academic Press, San Diego.
Bower, D. I., 2002, "An Introduction to Polymer Physics," Cambridge University Press, Cambridge, UK.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.