[논문]역률 개선 제어용 집적회로의 설계

이준성

doi:10.5573/ieie.2014.51.5.219

역률 개선 제어용 집적회로의 설계
An Integrated Circuit design for Power Factor Correction 원문보기

Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.51 no.5, 2014년, pp.219 - 225

초록
AI-Helper

본 논문에서는 가정용 교류 전원을 DC 전원으로 변환하여 가전기기에 사용할 수 있는 역률 개선 회로를 설계하였다. 역률은 공급되는 교류 전원의 전압과 전압의 위상차 뿐만 아니라 특정구간에서 발생되는 급격한 전류 파형의 불균형 등과도 관련이 있다. 설계된 본 회로는 부하에 공급되는 교류전력의 전류 파형은 전압파형과 위상차가 적으면서 정현파에 가깝게 공급하는 기능을 제공한다. 자체 발진하는 10[kHz]~100[kHz] 내외의 주파수로 AC 전원에 연결된 코일을 스위칭 한 후 코일전류를 부하에 공급하는 기능을 위한 회로, AC 파형의 zero crossing 지점을 찾는 기능을 함께 수행하는 multiplier 회로, UVLO, OVP, BGR 등의 회로를 한 개의 IC에 집적할 수 있도록 설계하였다. 제작공정은 최소선폭 $0.5[{\mu}m]$, 내압 20[V], 2P_2M CMOS 공정을 사용하여 설계하였고 시뮬레이션을 통하여 전체 기능을 검증하였다.

Abstract ▼ AI-Helper

This paper describes an IC for Power Factor Correction. It can use electrical appliances which convert power from AC to DC. The power factor can be influenced not only phase difference of voltage and current but also sudden change of current waveform. This circuit enables current wave supplied to load by close to sinusoidal and minimum phase difference of voltage and current waveform. A self oscillated 10[kHz]~100[kHz] pulse signal converted to PWM waveform and it chops rectified full wave AC power which flows to load device. The multiplier and zero current detector circuit, UVLO, OVP, BGR circuits were designed. This IC has been designed and whole chip simulation use 0.5[um] double poly, double metal 20[V] CMOS process.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 역률개선 회로는 위의 문제 현상들에 대응하여 공급되는 입력 전류를 시간 축 상에서 배분하여 콘덴서에 충전함으로써 공급 효율을 안정화시키기 위한 동작을 수행한다. 다양한 회로들이 설계되어 제공되고 있으나, 본 설계에서는 기능을 비교적 단순화하여 설계함으로써 소비 전력 감소 및 가격 경쟁력을 제고 하고자 하였다.
본 논문에서는 가정용 교류 전원을 DC 전원으로 변환하여 가전기기에 사용할 수 있는 역률 개선 회로를 설계하였다. 역률은 공급되는 교류 전원의 전압과 전압의 위상차 뿐만 아니라 특정구간에서 발생되는 급격한 전류 파형의 불균형 등과도 관련이 있다.

제안 방법

그림 10에는 그림 4에서 제시한 multiplier의 가변이득 증폭 특성과 영전류 구간 검출 기능을 검증하기 위하여 시뮬레이션으로 검증한 파형이 나타나 있다. GCTL 단자 DC전압을 2.5～4.5[V]까지, 0.5[V] 간격으로 증가(Sweep)시키면서 입력단자인 AC_RECT에 전파 전류된 AC 파형을 인가한 후 출력단자인 MUL_O의 전압특성을 관찰한 결과이다.
이를 위하여 영전류 검출회로(Zero Current Detector)를 설계한다.^[4] 또한 과전압이 인가될 경우에 회로를 보호하기 위한 과전압 보호(OVP, Over Voltage Protection) 회로와 고온 동작에 의한 소자 파괴를 방지 하기 위한 회로(TSD, Thermal Shut Down Circuit)를 설계하였다. 그리고 내부 회로의 기준바이어스 전압이 온도 및 전원전압의 변동에도 전체 회로의 동작을 일정하게 유지시켜 안정화시키기 위한 밴드갭 정전압(BGR, Band Gap Reference) 회로(5)를 설계하였다.
설계된 본 회로는 부하에 공급되는 교류전력의 전류 파형은 전압파형과 위상차가 적으면서 정현파에 가깝게 공급하는 기능을 제공한다. 곱셈기 회로와 영전류 검출회로를 설계하고 검증하였으며 자체 발진하는 10[㎑]～100[㎑] 내외의 주파수로 AC 전원에 연결된 코일을 스위칭 한 후 코일전류를 부하에 공급하는 기능을 위한 회로, PWM 회로와 게이트 구동회로, UVLO, OVP, BGR 등의 회로를 한 개의 IC에 집적할 수 있도록 설계하였다. 전체 칩과 외부 응용 회로를 구성하여 특성을 검증한 결과 전력전달효율이 약 90[%] 내외로 동작함을 확인하였고 전달 전류 파형의 모양이 전압파형과 거의 일치하는 결과를 얻었는데 이 결과로 인하여 본 설계 회로가 실제 제품에 충분히 적용할 수 있음을 확인하였다.
V_ZCD 단자는 그림 5의 영전류 검출 출력 펄스(V_ZCD)가 인가되어서 영전류 구간의 OSC 동작을 차단시키는 역할을 한다. 그리고 C_osc의 충방전 삼각파의 상승과 하강시의 기울기를 같도록 맟추기 위하여 MN3의 소스측 저항인 R_cpen 저항은 설계시 조정할 수 있도록 하였다.
^[4] 또한 과전압이 인가될 경우에 회로를 보호하기 위한 과전압 보호(OVP, Over Voltage Protection) 회로와 고온 동작에 의한 소자 파괴를 방지 하기 위한 회로(TSD, Thermal Shut Down Circuit)를 설계하였다. 그리고 내부 회로의 기준바이어스 전압이 온도 및 전원전압의 변동에도 전체 회로의 동작을 일정하게 유지시켜 안정화시키기 위한 밴드갭 정전압(BGR, Band Gap Reference) 회로(5)를 설계하였다. 본 회로는 0.
에서 발진기는 기준 전압 발생을 위한 저항(Rb1, Rb2, Rb3)와 두 개의 비교기(Comp1, Comp2), 그리고 NOR 게이트로 구성한 래치 회로, 기준전류 발생 및 제어 소자들(MP1～MP3, MN1～MN3)과 외부 충・방전소자(C_osc)로 구성하였다. 기준 바이어스 전압(V_BGR)은 밴드갭 회로에서 만들어 온도, 전원전압의 변동 시에도 안정된 발진 주파수를 유지할 수 하도록 설계하였다. 최초의 C_osc의 충전전압이 0[V]라면 Comp1과 Comp2의 출력은 각각 “L”와 “H”이고 래치 출력 Qb는 “H”이다.
이러한 UVLO회로는 비교기를 이용하거나 밴드갭 회로 또는 제너다이오드 등을 이용하여 구성할 수 있다. 본 논문에서는 히스테리시스 특성을 가지는 비교기(Comparator)를 이용하여 설계하였다.
한편, 코일을 스위칭시키는 동작 중에 발생되는 불요 주파수 성분이 국제규격인 IEC555의 규정을 해치지 않도록 주의 할 필요가 있다^[2]. 본 설계는 이 규정에 적합하도록 코일의 전류를 불연속으로 스위칭하는 전류불연속모드 제어 방식^[3]에 따른 역률개선기를 설계하였다.
본 설계된 회로는 블록별, 기능별 시뮬레이션을 통한 검증으로 개별 블록 및 전체 칩에 대한 기능을 확인하였다.
^[5] 또한, 피크치에서 일시적으로 흐르는 과도한 전류 때문에 인가되는 입력전압 파형이 일시적으로 하강되는 현상도 발생될 수 있다. 본 역률개선 회로는 위의 문제 현상들에 대응하여 공급되는 입력 전류를 시간 축 상에서 배분하여 콘덴서에 충전함으로써 공급 효율을 안정화시키기 위한 동작을 수행한다. 다양한 회로들이 설계되어 제공되고 있으나, 본 설계에서는 기능을 비교적 단순화하여 설계함으로써 소비 전력 감소 및 가격 경쟁력을 제고 하고자 하였다.
역률은 공급되는 교류 전원의 전압과 전압의 위상차 뿐만 아니라 특정구간에서 발생되는 급격한 전류 파형의 불균형 등과도 관련이 있다. 설계된 본 회로는 부하에 공급되는 교류전력의 전류 파형은 전압파형과 위상차가 적으면서 정현파에 가깝게 공급하는 기능을 제공한다. 곱셈기 회로와 영전류 검출회로를 설계하고 검증하였으며 자체 발진하는 10[㎑]～100[㎑] 내외의 주파수로 AC 전원에 연결된 코일을 스위칭 한 후 코일전류를 부하에 공급하는 기능을 위한 회로, PWM 회로와 게이트 구동회로, UVLO, OVP, BGR 등의 회로를 한 개의 IC에 집적할 수 있도록 설계하였다.
AC 전원이 외부 여건에 의해서 정상치보나 높게 인가되는 경우에는 뒷 단 소자들을 보호하기 위하여 회로 동작을 차단할 필요가 있다. 영전류 구간 검출회로에 인가된 AC 파형의 크기를 비교기에서 비교함으로써 과전압 인가 여부를 판단할 수 있다. 과전압 검출 신호는 오픈드레인 핀으로 출력되며 외부저항(Rovp)에 의해 로직 레벨로 변환된다.
따라서 이 구간을 찾아내어 발진출력을 차단함으로써 스위칭 FET의 스위칭 동작을 중단시킬 필요가 있다. 이를 위하여 영전류 검출회로(Zero Current Detector)를 설계한다.^[4] 또한 과전압이 인가될 경우에 회로를 보호하기 위한 과전압 보호(OVP, Over Voltage Protection) 회로와 고온 동작에 의한 소자 파괴를 방지 하기 위한 회로(TSD, Thermal Shut Down Circuit)를 설계하였다.
전체 칩과 외부 응용 회로를 구성하여 특성을 검증한 결과 전력전달효율이 약 90[%] 내외로 동작함을 확인하였고 전달 전류 파형의 모양이 전압파형과 거의 일치하는 결과를 얻었는데 이 결과로 인하여 본 설계 회로가 실제 제품에 충분히 적용할 수 있음을 확인하였다. 제작공정은 최소선폭 0.5[㎛], 내압 20[V], 2P_2M CMOS 공정을 사용하여 설계하였고 시뮬레이션을 통하여 전체 기능을 검증하였다. 회로 규모가 비교적 간단하게 설계 되었으며 배치된 핀이 모두 8개로 하드웨어 설계시 간단한 구성이 가능하게 하였다.
5[㎛], 내압 20[V], 2P_2M CMOS 공정을 사용하여 설계하였고 시뮬레이션을 통하여 전체 기능을 검증하였다. 회로 규모가 비교적 간단하게 설계 되었으며 배치된 핀이 모두 8개로 하드웨어 설계시 간단한 구성이 가능하게 하였다.

대상 데이터

그리고 내부 회로의 기준바이어스 전압이 온도 및 전원전압의 변동에도 전체 회로의 동작을 일정하게 유지시켜 안정화시키기 위한 밴드갭 정전압(BGR, Band Gap Reference) 회로(5)를 설계하였다. 본 회로는 0.5[um]급 40[V]내압, CMOS 공정 파라미터를 사용하여 설계와 시뮬레이션을 수행하였다.

성능/효과

곱셈기 회로와 영전류 검출회로를 설계하고 검증하였으며 자체 발진하는 10[㎑]～100[㎑] 내외의 주파수로 AC 전원에 연결된 코일을 스위칭 한 후 코일전류를 부하에 공급하는 기능을 위한 회로, PWM 회로와 게이트 구동회로, UVLO, OVP, BGR 등의 회로를 한 개의 IC에 집적할 수 있도록 설계하였다. 전체 칩과 외부 응용 회로를 구성하여 특성을 검증한 결과 전력전달효율이 약 90[%] 내외로 동작함을 확인하였고 전달 전류 파형의 모양이 전압파형과 거의 일치하는 결과를 얻었는데 이 결과로 인하여 본 설계 회로가 실제 제품에 충분히 적용할 수 있음을 확인하였다. 제작공정은 최소선폭 0.
그림 13은 그림 3에서 제시한 전체 회로에 대해서 출력 전달 전력을 20[W]로 설정한 다음 전력 전달 효율을 시뮬레이션으로 검증한 결과이다. 출력전류가 적절하게 설정된 경우 약 90[%] 정도의 전력 전달 효율을 달성할 수 있는 것으로 확인되었다.

질의응답

핵심어	질문	논문에서 추출한 답변
	교류전력 전송 시 무효전력성분은 일반 가정용 소비자 입장에서는 별 고려 대상이 아닌 이유는?	교류전력 전송 시 무효전력성분은 일반 가정용 소비자 입장에서는 별 고려 대상이 아니다. 실제 에너지의 소모가 발생함에도 과금(Billing)이 되는 전력이 아니기 때문이다. 이러한 무효전력량의 정도를 역률(PF, Power Factor)로 표현하는데 그간 가전제품 등의 설계 시에 별다른 고려는 하지 않았다.
	PWM 회로는 무엇인가?	PWM 회로는 전파 정류된 후 코일에 인가되는 AC_RECT 신호를 스위칭하기 위한 펄스를 발생시키는 회로이다.
	게이트 드라이버(DRV) 회로의 역할은 무엇인가?	게이트 드라이버(DRV) 회로는 먼저 그림 3.에 표시한 PWM 회로의 출력신호(V_PWM 신호)를 입력으로 받아서 레벨변환기(Level Shift)에서 버퍼(BUF)를 충분히 구동할 수 있는 진폭으로 변환한다. 버퍼를 거친 신호는 인버터(INV), M1과 M2 에서 (VDD-VTH)와 GND 사이의 진폭으로 출력되어 그림 3.

참고문헌 (7)

In-Sun Jeon, et al, "Design of Boost Converter PFC IC for Unity Power Factor Achievement", The Journal of Institute of Electronics Engineers of Korea, Semiconductor and Devices, Vol.47-SD No.2, 2010.2.
Bo-Min Kwon, et al, "Design of High Power Factor PFC circuit for SMPS", THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA, 2010.11.
W. Guo, and P. K. Jain, "A Low Frequency AC to High Frequency AC Inverter with Build-In Power Factor Correction and Soft-Switching", IEEE Trans. on PE, Vol. 19, No. 2, pp. 430-442, 2004.
Kil-Soo Seo, et al, "Design of Zero Cross Detection Power Factor Correction IC", THE INSTITUTE OF ELECTRONICS ENGINEERS OF KOREA, 2008.6.
Jun-sung Lee, "A Design of Integrated Circuit for High Efficiency current mode boost DC-DC converter", The Journal of Institute of Electronics Engineers of Korea, IE, Vol.47-IE No.2 2010.6.
Dong-Kurl Kwak, et al, "PWM-PFC Step-Up Converter For Novel Loss-Less Snubber", The Journal of Institute of Electronics Engineers of Korea, System and Control, Vol.43 No.1 (WN.307) 2006.1.
Yong-Wook Kim, Rae-Young Kim, Jae-Hwan Soh, and Ki-Young Choi, "A Novel Soft Switched Auxiliary Resonant Circuit of a PFC ZVT-PWM Boost Converter for an Integrated Multi-chips Power Module Fabrication", The Transactions of the Korean Institute of Power Electronics, Vol. 18, No. 5, October 2013.

원문보기 상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증