최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국생산제조시스템학회지 = Journal of the Korean Society of Manufacturing Technology Engineers, v.23 no.3, 2014년, pp.230 - 236
고현준 (Graduate School of NID Fusion Technology, Seoul National University of Science Technology) , 임승용 (Graduate School of NID Fusion Technology, Seoul National University of Science Technology) , 김희태 (School of Mechanical Design and Automation Engineering, Seoul National University of Science Technology) , 김종형 (School of Mechanical Design and Automation Engineering, Seoul National University of Science Technology) , 김옥래 (Korea Institute of Industrial Technology)
Wafer level package technology is added to the surface of wafer circuit packages to create a semiconductor technology that can minimize the size of the package. However, in conventional packaging, warpage and fracture are major concerns for semiconductor manufacturing. We optimized the wafer dam des...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
Sip (System in Packge) 기술이란? | 특히 기기들이 점차 경박 단소화가 이루어 지며 반도체는 더 작고 얇으면서, 동시에 고성능, 다기능을 요구하고 있으며, 이러한 추세에 따라 여러 기능을 가진 시스템을 하나의 칩에 집적하는 SoC (System-on-Chip)기술이 필수 요소로 주목 받았으나 패키징의 어려움 때문에 시장의 요구를 충족시키기 힘든 상황이다. [3] 반면 Sip (System in Packge) 기술은 여러 블록을 각각의 개별적인 칩으로 구현한 후 수동소자와 이종 소자까지 한꺼번에 단일 패키지에 결합하는 기술로 고집적 반도체 패키징이 가능하다. 그 중 이슈가 되고 있는 분야는 이미지센서 패키지로 이는 카메라 모듈을 구성하는 요소로써 이미지센서를 보호하고 전기적 연결이 되어 있는 독립적인 부품을 제작하는데 많은 연구가 이루어지고 있다. | |
이미지센서 패키지에서 댐의 역할은? | 이미지센서 패키지는 웨이퍼 레벨 패키지의 균일한 접합을 위하여 웨이퍼상의 댐(Dam)형상을 형성하고 에폭시를 도포하여 접합을 진행한다. 여기서 댐은 이미지 센서의 균일한 부착 및 충전물질이 넘치는 것을 방지하며, 접합 물질을 안착시키는 역할을 한다. 때문에 댐은 균일한 높이 형성과 균일접합에 매우 중요한 역할을 한다. 이러한 웨이퍼 레벨 패키지 기술은 다른 기술에 비해 공정이 줄어들어 이로 인한 비용절감과 시간절약 이라는 큰 장점을 가지고 있으나, 반면 기존의 패키징보다 휨(Warpage) 현상과 깨짐 (Crack)현상이 더 많이 발생하여 반도체를 생산함에 있어 큰 문제가 되고 있다. | |
웨이퍼 레벨 패키지 기술이란? | 최근 노트북, 모니터, 네비게이션, 핸드폰의 수요가 증가하고, 기존의 제품 보다 성능이 증가하면서 반도체 산업에서는 실리콘 반도 체소자 제조의 재료인 웨이퍼를 이용하여 다양한 기능이 가능하며 신호처리가 빠른 반도체 생산 기술 이 개발 되고 있다. [1,2] 이러한 기술을 구현하기 위하여 소자들은 웨이퍼 레벨 패키지(WLP : Wafer Level Package)기술로 제작되며, 이 기술은 웨이퍼 상태에서 그 표면에 추가의 단자나 회로를 생성하여 패키지의 크기를 축소하는 기술로 반도체 크기를 최대한 줄일 수 있는 방법이며, 고생 산성 및 고집적화가 가능할 뿐만 아니라 제품의 기능적 유연성과 고성능 구현을 위한 대응이 가능하여 차세대 패키지 기술로 사용될 것으로 예측되고 있다. 특히 기기들이 점차 경박 단소화가 이루어 지며 반도체는 더 작고 얇으면서, 동시에 고성능, 다기능을 요구하고 있으며, 이러한 추세에 따라 여러 기능을 가진 시스템을 하나의 칩에 집적하는 SoC (System-on-Chip)기술이 필수 요소로 주목 받았으나 패키징의 어려움 때문에 시장의 요구를 충족시키기 힘든 상황이다. |
Schmidt, M. A., 1998, Wafer-to-wafer bonding for microstructure formation, Proc. of the IEEE 86:8 1575-1585.
Harendt, C., Graf G., Hofflinger, B., Penteker, J. E., 1992, Silicon fusion bonding and its characterization, Micromech Microeng. 2 113-116.
Niklaus, F., Enoksson, P., Griss, P., Kalvesten, E., Stemme, G., 2001, Low-temperature wafer-level transfer bonding, J. Microelectromech. Syst. 12 525-531.
Rogers, T., Kowal, J., 1995, Selection of glass anodic bonding conditions and material compatibility for silicon-glass capacitive sensors, Sens Actuators A 46-47 113-120.
Wiemer Maik, Jia Chenping, Toepper Michael, Hauck Karin., 2006, Wafer bonding with BCB and SU-8 for MEMS Packaging, Electronics system integration technology conference 1401-1405.
Jeon Insu, Kang K. J., Im, S. Y., 2008, Stress intensities at the triple junction of a multi level thin-film package, Microelectronics Reliavility 48 749-756.
Bilenberg, B., Nielsen, T., 2004, PMMA to SU-8 bonding for polymer based lab-on-a-chip system with integrated opics, Journal of Micromechanics and Microengineering 14 814-818.
Pan C. T., Cheng, P. J., 2005, Intermediate wafer level bonding and interface behavior, Microelectronics Reliablility 45 657-663.
Conradie, E. H., Moore, D. F., 2002, SU-8 thick photoresist processing as a functional material for MEMS applications, Journal of Micromechanics and Microengineering 12 368-37.
Park, J.-H., Koo, Y.-M., Kim, E.-k., Kim., G.-S., 2009, A reliability and warpage of wafer level bonding for CIS device using polymer, Journal of the Microeletronics & Packaging Society 16:1 27-31.
Kim, S. K., Kim, J.-Y., Jung, H.-D., Kim, J. H., 2009, Simulation of Thermal Fatigue under Different Mold Compound and Chip Size for Wafer Level Embedded SiP, Journal of the korean Society of Machine Tool Engineers 108-112.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.