최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기융ㆍ복합기술연구소 논문집 = Journal of institute of convergence technology, v.5 no.1, 2015년, pp.13 - 17
연시모 (한국생산기술연구원 마이크로나노공정그룹) , 박진호 (한국생산기술연구원 마이크로나노공정그룹) , 이낙규 (한국생산기술연구원 마이크로나노공정그룹) , 박석희 (한국생산기술연구원 마이크로나노공정그룹) , 이혜진 (한국생산기술연구원 마이크로나노공정그룹)
In wafer level molding progress, the thermal releasing failure phenomenon is shown up as the important problem. This phenomenon can cause the problem including the warpage, crack of the molded wafer. The thermal releasing failure is due to the insufficiency of adhesion strength degradation of the mo...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
FOWLP 기술이란? | 3차원(3D) FOWLP(Fan Out Wafer Level Package) 기술은 고성능․초박형 반도체 구현에 있어 차세대 제품 구현을 위한 차세대 패키지 기술이며, 제조비용의 절감과 함께 우수한 패키지 성능(전기적, 열적, 신뢰성 확보)을 가능케 하는 핵심기술로 연구되어지고 있다. FOWLP 기술은 패키지 범프가 실리콘 칩 외부 영역까지 존재함에 따라 패키징 확장성과 입출력의 증가가 가능한 패드 확장(Fan-out)의 장점을 유지하고 웨이퍼 레벨의 패키징을 가능케 하는 기술로 아래와 같은 특징을 가지고 있다.1)-14) | |
대구경 웨이퍼 레벨 가압몰딩공정이란? | 대구경 웨이퍼 레벨 가압몰딩공정은 대구경 웨이퍼에 실장된 반도체칩의 외부로부터의 물리적, 화학적 충격 방지 및 외부의 습기나 불순물로부터 보호할 수 있도록 EMC(Epoxy Molding Compound, 수지의 일종)로 밀봉 성형하는 공정이다. 반도체칩이 실장된 대구경 웨이퍼의 표면을 패키징하기 위한 공정(Surface Molding)은 Fig. |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.