[논문]소프트 베이킹 온도가 용액기반 Zn-Sn-O 박막 트랜지스터의 전기적 특성에 미치는 영향

이재원; 조원주

doi:10.4313/jkem.2016.29.1.6

소프트 베이킹 온도가 용액기반 Zn-Sn-O 박막 트랜지스터의 전기적 특성에 미치는 영향
Effects of Soft Baking Temperature on the Properties of Solution Processed Zn-Sn-O Thin-Film Transistors 원문보기

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.29 no.1, 2016년, pp.6 - 10

Abstract ▼ AI-Helper

In this study, the effects of soft baking temperature on the solution derived ZTO (Zn-Sn-O) TFTs (thin-film transistors) as a In-free oxide semiconductor were investigated. In spite of the same hard baking at high temperature($600^{\circ}C$), the electrical properties of ZTO TFT was greatly changed by a small difference in soft baking temperature($180{\sim}250^{\circ}C$). The performance of TFT was deteriorated as the soft baking temperature increased. Therefore, it is important to remove the water-related defects well as organic impurities from the ZTO films during soft baking for fabrication of solution-derived high performance of TFTs.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 연구에서는 용액공정 방법으로 In-free 산화물 반도체인 ZTO TFT를 제작하였고 소자의 전기적 특성에 미치는 열처리 공정 중에 특히 소프트 베이킹 열처리 온도 효과에 대해서 평가하였다.
그런 다음 ZTO 박막의 치밀화(densification)를 위하여 고온에서 열처리하였다. 본 연구에서는 박막의 특성 변화에 크게 영향을 미치는 소프트 베이킹 처리에 초점을 맞췄다. 소프트 베이킹은 180~250℃의 온도 범위에서 10분 동안 실시하였다.

제안 방법

)의 특성을 나타낸 전달 특성 곡선(transfer curves)이다. TFT의 히스테리시스 특성을 확인하기 위하여 마이너스(-)에서 플러스(+) 방향으로 게이트 전압을 스윕한 다음, 다시 플러스(+)에서 마이너스(-)로 게이트 전압을 스윕하는 더블스윕 방식으로 측정하였다. 이때, 드레인에 인가되는 전압(V_D)은 10 V로 고정하였다.
2 µm)로 여과하여 ZTO MOD 용액을 제작하였다. ZTO MOD 용액의 열적 거동(thermal behavior)을 확인하기 위하여 TGA (thermo-gravimetric analysis)와 DSC (differential scanning calorimetry) 분석을 실시하였다.
다음으로 50℃에서 2시간 동안 용액을 교반한 후에 24 시간 동안의 에이징 과정을 거친 후 시린지 필터(Whatman, 0.2 µm)로 여과하여 ZTO MOD 용액을 제작하였다.
그림 1과 같이 소프트 베이킹 후에 포토리소그래피와 30:1 BOE (buffered oxide etchant) 용액을 이용하여 채널 영역을 형성한 후에 하드 베이킹 과정을 거쳐서 소스/드레인 금속 전극을 형성하였다. 또한, 소프트 베이킹 후 ZTO 박막의 화학적 안정성을 테스트하기 위해 포토레지스터 현상액(AZ 300 MIF)에서의 식각 특성을 확인하였다.
제작된 프리커서 용액은 스핀코터를 이용하여 6,000 rpm에서 30s의 조건으로 ZTO 박막을 형성한 후 스핀 코팅된 ZTO 박막에 대해 소프트 베이킹과 하드 베이킹을 실시하였다. 먼저, 유기용매를 증발시키기 위하여 스핀 코팅된 ZTO 박막을 저온에서 열처리를 하였다. 그런 다음 ZTO 박막의 치밀화(densification)를 위하여 고온에서 열처리하였다.
1~10 Ω㎝의 비저항을 가지는 (100) p-type 실리콘 웨이퍼를 이용하여 하부-게이트 상부-전극(bottom-gate top-contact) 구조의 산화물 TFT를 제작하였다. 먼저, 표준 RCA 세정을 이용하여 단결정 실리콘 기판을 세정한 후, 열산화 방법을 통해서 두께 100 nm의 게이트 산화막을 성장시켰다. 제작된 프리커서 용액은 스핀코터를 이용하여 6,000 rpm에서 30s의 조건으로 ZTO 박막을 형성한 후 스핀 코팅된 ZTO 박막에 대해 소프트 베이킹과 하드 베이킹을 실시하였다.
따라서 본 연구에서는 용액공정 방법으로 In-free 산화물 반도체인 ZTO TFT를 제작하였고 소자의 전기적 특성에 미치는 열처리 공정 중에 특히 소프트 베이킹 열처리 온도 효과에 대해서 평가하였다.
먼저, 표준 RCA 세정을 이용하여 단결정 실리콘 기판을 세정한 후, 열산화 방법을 통해서 두께 100 nm의 게이트 산화막을 성장시켰다. 제작된 프리커서 용액은 스핀코터를 이용하여 6,000 rpm에서 30s의 조건으로 ZTO 박막을 형성한 후 스핀 코팅된 ZTO 박막에 대해 소프트 베이킹과 하드 베이킹을 실시하였다. 먼저, 유기용매를 증발시키기 위하여 스핀 코팅된 ZTO 박막을 저온에서 열처리를 하였다.

대상 데이터

1~10 Ω㎝의 비저항을 가지는 (100) p-type 실리콘 웨이퍼를 이용하여 하부-게이트 상부-전극(bottom-gate top-contact) 구조의 산화물 TFT를 제작하였다. 먼저, 표준 RCA 세정을 이용하여 단결정 실리콘 기판을 세정한 후, 열산화 방법을 통해서 두께 100 nm의 게이트 산화막을 성장시켰다.
ZTO MOD 용액을 제조하기 위해서 0.1 M의 zinc acetate dihydrate [Zn(CH3COO)2·2H2O]와 0.1 M의 tin chloride [SnCl4]를 프리커서로 사용하였으며 2-methoxyethanol [CH3OCH2CH2OH]을 용매(solvent)로 사용하였다.
소스 및 드레인 전극은 섀도우 마스크(shadow mask)를 이용하여 Ti/Al을 20/100 nm의 두께로 증착하였다. 제작된 TFT 소자의 전기적 특성은 빛과 외부 환경에 의한 영향을 피하기 위해 암상자 안에서 Agilent 4156B Precision Semiconductor Parameter Analyzer로 측정하였다.

데이터처리

소스 및 드레인 전극은 섀도우 마스크(shadow mask)를 이용하여 Ti/Al을 20/100 nm의 두께로 증착하였다. 제작된 TFT 소자의 전기적 특성은 빛과 외부 환경에 의한 영향을 피하기 위해 암상자 안에서 Agilent 4156B Precision Semiconductor Parameter Analyzer로 측정하였다.

성능/효과

그 결과, 전자 트랩이 감소하며 이동도단 근처에 존재하는 불규칙적인 크기의 전위 장벽을 낮추고 채널에 유기되는 전자농도를 증가시켜서 퍼콜레이션에 의한 전자의 이동도를 증가시킨다. 따라서, 용액공정 방법으로 제작된 ZTO TFT의 경우 소프트 베이킹 과정에서 불순물을 효과적으로 제거하는 것이 트랜지스터의 전기적 특성을 개선시키기 위해서 중요하다.
따라서 본 연구에서 제작된 ZTO TFT의 히스테리시스 특성으로부터 소프트 베이킹 온도가 높아질수록 전자 트랩이 증가하여 소자의 성능이 저하되는 것을 알 수 있다. 이것은 다음과 같은 현상으로 설명할 수 있다.
소프트 베이킹 온도가 낮을수록 on/off 전류비 (I_on/I_off) 및 전계효과 이동도가 증가하였다. 또한, 히스테리시스 전압은 38 V에서 8 V로 크게 감소하고 임계전압 이하 드레인 누설전류 기울기(subthreshold slope)는 577 mV/dec에서 418 mV/dec로 감소하여 특성이 개선된 것을 확인할 수 있다.
그림 4(b)는 전달 특성으로부터 추출한 TFT의 전기적 특성 파라미터를 나타낸다. 소프트 베이킹 온도가 낮을수록 on/off 전류비 (I_on/I_off) 및 전계효과 이동도가 증가하였다. 또한, 히스테리시스 전압은 38 V에서 8 V로 크게 감소하고 임계전압 이하 드레인 누설전류 기울기(subthreshold slope)는 577 mV/dec에서 418 mV/dec로 감소하여 특성이 개선된 것을 확인할 수 있다.
고온의 하드 베이킹을 600℃에서 동일하게 실시했음에도 불구하고 저온의 소프트 베이킹은 열처리 온도가 조금만 차이가 나도 TFT의 전달 특성이 크게 달라졌다. 소프트 베이킹 온도가 높아질수록 포화 드레인 전류는 감소하였으며, 전자트랩에 의한 히스테리시스 전압도 증가하였고 TFT 소자의 성능이 저하되었다. 고온의 소프트 베이킹은 코팅된 박막의 과도 베이킹에 의하여 내부에 잔류하는 용매 및 불순물의 외부 확산이 어렵지만, 저온의 소프트 베이킹은 잔류 수분이나 유기 원소의 외부 확산을 원활하게 하여 불순물을 효과적으로 제거한다.

질의응답

핵심어	질문	논문에서 추출한 답변
	MOD 용액에 들어있는 불순물들은 어떤 영향을 끼치는가?	그러나 산화물 반도체 박막 형성을 위한 MOD 용액(metal-organic deposition solution)에는 금속 산화물 프리커서(precursor)와 용매(solvent)에 하이드록실기(-OH)와 염소기(Cl), 그리고 탄소기(C) 등이 다량으로 포함되어있다. 이와 같은 불순물은 TFT 소자의 전기적 특성 열화를 초래하기 때문에 수분 및 탄소결함 불순물들을 효과적으로 제거하고 산화물 프리커서들을 분해하여 고체상태의 산화물 박막으로 바꾸기 위하여 비교적 저온의 소프트 베이킹(soft baking) 과정과 치밀한 구조의 산화물 반도체 형성을 위한 고온의 하드 베이킹(hard baking) 열처리 과정을 거친다[3-5]. 용액공정 기반의 산화물 TFT 제작에 있어서 열처리는 소자의 특성에 미치는 영향이 매우 중요하다.
	TFT 소자 제작 시 용액 공정의 장점은?	최근 차세대 디스플레이 소자로 각광받고 있는 AM-OLED(active matrix-organic light emitting diode)의 구동 회로를 구성하기 위한 소자로 산화물반도체를 이용한 박막 트랜지스터(thin film transistor, TFT)가 큰 주목을 받고 있다. 특히, TFT 소자의 채널 층을 형성하는 방법 중에서 기존의 고진공 장비를 이용한 박막 형성 보다는 용액 공정(solution process)을 이용한 방법이 보다 경제적이고 대면적화 및 대량생산에서 유리하며, 균일성이 뛰어나고 공정과정 또한 매우 간단하다는 장점을 가지고 있기 때문에 많은 관심이 집중되고 있다[1,2]. 그러나 산화물 반도체 박막 형성을 위한 MOD 용액(metal-organic deposition solution)에는 금속 산화물 프리커서(precursor)와 용매(solvent)에 하이드록실기(-OH)와 염소기(Cl), 그리고 탄소기(C) 등이 다량으로 포함되어있다.
	MOD 용액에는 무엇이 포함되어 있는가?	특히, TFT 소자의 채널 층을 형성하는 방법 중에서 기존의 고진공 장비를 이용한 박막 형성 보다는 용액 공정(solution process)을 이용한 방법이 보다 경제적이고 대면적화 및 대량생산에서 유리하며, 균일성이 뛰어나고 공정과정 또한 매우 간단하다는 장점을 가지고 있기 때문에 많은 관심이 집중되고 있다[1,2]. 그러나 산화물 반도체 박막 형성을 위한 MOD 용액(metal-organic deposition solution)에는 금속 산화물 프리커서(precursor)와 용매(solvent)에 하이드록실기(-OH)와 염소기(Cl), 그리고 탄소기(C) 등이 다량으로 포함되어있다. 이와 같은 불순물은 TFT 소자의 전기적 특성 열화를 초래하기 때문에 수분 및 탄소결함 불순물들을 효과적으로 제거하고 산화물 프리커서들을 분해하여 고체상태의 산화물 박막으로 바꾸기 위하여 비교적 저온의 소프트 베이킹(soft baking) 과정과 치밀한 구조의 산화물 반도체 형성을 위한 고온의 하드 베이킹(hard baking) 열처리 과정을 거친다[3-5].

참고문헌 (18)

S. H. Jeong, Y. M. Jeong, and J. H. Moon, J. Phys. Chem. Lett., 112, 11082 (2008). [DOI: http://dx.doi.org/10.1021/jp803475g]

상세보기
E. Fortunato, P. Barquinha, and R. Martins, Adv. Mater., 24, 2945 (2012). [DOI: http://dx.doi.org/10.1002/adma.201103228]

상세보기
S. Y. Hwang, J. H. Lee, C. H. Woo, J. Y. Lee, and H. K. Cho, Thin Solid Films, 519, 5146 (2011). [DOI: http://dx.doi.org/10.1016/j.tsf.2011.01.074]

상세보기
J. H. Park, Y. B. Yoo, K. H. Lee, W. S. Jang, J. Y. Oh, S. S. Chae, H. W. Lee, S. W. Han, and H. K. Baik, Appl. Mater. Interf, 5, 8067 (2013). [DOI: http://dx.doi.org/10.1021/am402153g]

상세보기
J. S. Lee, S. M. Song, Y. H. Kim, J. Y. Kwon, and M. K. Han, Phys. Status Solidi. A, 210, 1745 (2013).
K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, Nature, 432, 488 (2004). [DOI: http://dx.doi.org/10.1038/nature03090]

상세보기
K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, Jpn. J. Appl. Phys., 45, 4303 (2006). [DOI: http://dx.doi.org/10.1143/JJAP.45.4303]

상세보기
G. H. Kim, H. S. Shin, B. D. Ahn, K. H. Kim, W. J. Park, and H. J. Kim, J. Electrochem. Soc., 156, H7 (2009). [DOI: http://dx.doi.org/10.1149/1.2976027]

상세보기
P. T. Tue, T. Miyasako, J. Li, H. T. C. Tu, S. Inoue, E. Tokumitsu, and T. Shimoda, IEEE Trans. Electron Devices, 60, 320 (2013). [DOI: http://dx.doi.org/10.1109/TED.2012.2227483]

상세보기
C. J. Brinker, A. J. Hurd, P. R. Schunk, G. C. Frye, and C. S. Ashley, J. Non-Cryst. Solids, 147, 424 (1992). [DOI: http://dx.doi.org/10.1016/S0022-3093(05)80653-2]

상세보기
L. F. Francis, Mater. Manuf. Proc., 12, 963 (1997). [DOI: http://dx.doi.org/10.1080/10426919708935200]

상세보기
J. M. Kwon, J. Jung, Y. S. Rim, D. L. Kim, and H. J. Kim. ACS Appl. Mater. Interfaces, 6, 3371 (2014). [DOI: http://dx.doi.org/10.1021/am4054139]

상세보기
L. Lu, M. Echizen, T. Nishida, Y. Ishikawa, K. Uchiyama, and Y. Uraoka, AIP Adv., 2, 032111 (2012). [DOI: http://dx.doi.org/10.1063/1.4739052]

상세보기
J. F. Conley, IEEE Trans. Device Mater. Reliab., 10, 460 (2010). [DOI: http://dx.doi.org/10.1109/TDMR.2010.2069561]

상세보기
A. Nathan, S. Lee, S. Jeon, and J. Robertson, J. Display Tech., 10, 917 (2014). [DOI: http://dx.doi.org/10.1109/JDT.2013.2292580]

상세보기
S. S. Lee, K. Ghaffarzadeh, A. Nathan, J. Robertson, S. H. Jeon, C. J. Kim, I. H. Song, and U. I. Chung, Appl. Phys. Lett, 98, 203508 (2011). [DOI: http://dx.doi.org/10.1063/1.3589371]

상세보기
X. M. Huang, C. F. Wu, H. Lu, F. F. Ren, D. J. Chen, R. Jiang, R. Zhang, Y. D. Zheng, and Q. Y. Xu, Solid-State Electron, 86, 41 (2013). [DOI: http://dx.doi.org/10.1016/j.sse.2013.04.025]

상세보기
J. Robertson, J. Non-Cryst. Solids, 358, 2437 (2012). [DOI: http://dx.doi.org/10.1016/j.jnoncrysol.2011.12.012]

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증