[논문]굽힘응력을 받는 유연전자소자에서 중립축 위치의 제어

서승호; 이재학; 송준엽; 이원준

doi:10.6117/kmeps.2016.23.2.079

굽힘응력을 받는 유연전자소자에서 중립축 위치의 제어
Control of Position of Neutral Line in Flexible Microelectronic System Under Bending Stress 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.23 no.2, 2016년, pp.79 - 84

서승호 (세종대학교 나노신소재공학과) , 이재학 (한국기계연구원 초정밀시스템연구실) , 송준엽 (한국기계연구원 초정밀시스템연구실) , 이원준 (세종대학교 나노신소재공학과)

초록
AI-Helper

유연전자소자가 외부힘에 의해 변형될 경우 반도체 다이가 기계적 응력 때문에 변형되거나 파괴되고 이러한 변형이나 파괴는 channel의 전자이동도를 변화시키거나 배선의 저항을 증가시켜 집적회로의 동작 오류를 발생시킨다. 따라서 반도체 집적회로는 굽힘 변형이 발생해도 기계적 응력이 발생하지 않는 중립축에 위치하는 것이 바람직하다. 본 연구에서는 굽힘변형을 하는 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴 모드를 조사하였고 반도체 집적회로와 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해, 설계인자로 유연기판의 두께 및 소재, 반도체 다이의 두께를 고려하였고 설계인자가 중립축의 위치에 미치는 영향을 조사한 결과 유연기판의 두께가 중립축의 위치를 조절하는데 유용한 설계인자임을 알 수 있었다. 3차원 모델을 이용한 유한요소해석 결과 반도체 다이와 유연기판 사이의 Cu bump 접합부에서 항복응력보다 높은 응력이 인가될 수 있음을 확인하였다. 마지막으로 flexible face-down packaging system에서 반도체 다이와 Cu bump 의 응력을 감소시킬 수 있는 설계 방법을 제안하였다.

Abstract ▼ AI-Helper

A flexible electronic device deformed by external force causes the failure of a semiconductor die. Even without failure, the repeated elastic deformation changes carrier mobility in the channel and increases resistivity in the interconnection, which causes malfunction of the integrated circuits. Therefore it is desirable that a semiconductor die be placed on a neutral line where the mechanical stress is zero. In the present study, we investigated the effects of design factors on the position of neutral line by finite element analysis (FEA), and expected the possible failure behavior in a flexible face-down packaging system assuming flip-chip bonding of a silicon die. The thickness and material of the flexible substrate and the thickness of a silicon die were considered as design factors. The thickness of a flexible substrate was the most important factor for controlling the position of the neutral line. A three-dimensional FEA result showed that the von Mises stress higher than yield stress would be applied to copper bumps between a silicon die and a flexible substrate. Finally, we suggested a designing strategy for reducing the stress of a silicon die and copper bumps of a flexible face-down packaging system.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

굽힘응력을 받는 유연전자소자에서 설계인자가 중립축 위치에 미치는 영향을 조사하였다. Fig.
본 연구에서는 flip-chip 접합공정이 적용된 face-down packaging system에서 굽힘응력에 의해 발생하는 응력분포를 조사하였고 중립축의 위치를 이동하여 소자층과 집중응력이 발생된 곳의 응력을 감소시킬 수 있는 방법을 조사하였다. 이를 위해, 여러 층이 적층된 구조에서 유연기판의 재료 및 두께, 반도체 다이의 두께 등의 설계인자가 중립축에 미치는 영향을 조사하였다.

제안 방법

Cu bump 사이는 underfill 재료로 채우고 최종적으로 전체를 epoxy molding compound (EMC, 두께 100 µm)로 패키징 하였다.
이상과 같이 3차원 형상의 face-down flexible packaging system에서 기계적으로 가장 취약한 곳은 Cu bump이다. Cu bump에 발생하는 응력을 감소시키는 방법을 조사하기 위해 Fig. 10에서와 같이 2차원 face-down 모델을 사용하여 중립축 위치의 조절방법과 Cu bump의 최대응력과의 관계를 관찰하였다. Molding compound의 소재와 PI 유연기판의 두께를 조절하여 중립축의 위치를 Si die 하부면 방향으로 이동 할수록 Cu bump에 인가되는 응력이 293 MPa에서 243 MPa로 감소되는 것을 알 수 있다.
유연전자소자에 변형이 발생되면 가장 취약한 곳에서 응력이 집중되어 파괴가 발생 될 것이다. Face-down packaging system에서 굽힘 변형이 발생되었을 때 파괴되는 곳을 조사하기 위해 각 요소에 발생하는 응력분포를 조사하였다. 설계인자의 구조 및 조건은 2.
굽힘변형을 하는 유연전자소자의 신뢰성을 향상시키기 위해 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴모드를 조사하였고 소자층과 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해 유연기판의 두께 및 소재, Si die의 두께의 설계인자가 중립축의 위치에 미치는 영향을 조사하였다.
이를 위해, 여러 층이 적층된 구조에서 유연기판의 재료 및 두께, 반도체 다이의 두께 등의 설계인자가 중립축에 미치는 영향을 조사하였다. 그리고 face-down packaging system에서 각 요소에 인가되는 응력분포를 조사하여 응력집중에 의한 파괴 모드를 분석하였다.
유연전자소자에 사용된 재료의 물성은 Table 1에서와 같고 탄성영역에서 거동하는 것을 고려하였고 온도에 따른 재료의 물성 변화는 고려하지 않았다. 그리고 유연기판의 바닥면 기준으로 굽힘반경 10 mm인 상태에서 정적해석을 하였다. Fig.
굽힘변형이 인가되었을 때 중립축의 위치가 Si die 두께 방향의 중심부에 형성되면 집적회로는 응력에 노출될 것이다. 따라서 집적회로에 미치는 응력을 감소시키기 위해 moding compound의 탄성계수를 감소시키고 PI 유연기판의 두께를 증가시켰다. 그 결과 Fig.
설계인자와 중립축의 위치와의 관계를 이용하여 flip-chip 접합공정이 고려된 face-down packaging system에서 소자층에 인가되는 응력을 감소시키기 위해 중립축의 위치를 조절하였다. 굽힘변형이 인가되었을 때 중립축의 위치가 Si die 두께 방향의 중심부에 형성되면 집적회로는 응력에 노출될 것이다.
유한요소해석을 이용한 계산결과의 신뢰성을 확인하기 위하여 단순 적층구조를 적용하여 수학적 계산결과와 비교하였다. 적층구조에서 굽힘 변형이 발생하지 않는 중립축의 위치는 식 (1)을 이용하여 계산할 수 있다.
굽힘변형을 하는 유연전자소자의 신뢰성을 향상시키기 위해 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴모드를 조사하였고 소자층과 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해 유연기판의 두께 및 소재, Si die의 두께의 설계인자가 중립축의 위치에 미치는 영향을 조사하였다. 유연기판의 두께는 중립축의 위치를 조절하는데 유용한 설계인자이고 유연기판의 소재 및 Si die의 두께는 중립축의 위치를 조절하는데 한계가 있었다.
본 연구에서는 flip-chip 접합공정이 적용된 face-down packaging system에서 굽힘응력에 의해 발생하는 응력분포를 조사하였고 중립축의 위치를 이동하여 소자층과 집중응력이 발생된 곳의 응력을 감소시킬 수 있는 방법을 조사하였다. 이를 위해, 여러 층이 적층된 구조에서 유연기판의 재료 및 두께, 반도체 다이의 두께 등의 설계인자가 중립축에 미치는 영향을 조사하였다. 그리고 face-down packaging system에서 각 요소에 인가되는 응력분포를 조사하여 응력집중에 의한 파괴 모드를 분석하였다.

대상 데이터

유연기판의 두께 및 소재, Si die의 두께를 설계 인자로 고려하였고 그 값을 Table 2에 나타내었다. Substrate 소재로는 polyimide (PI), polydimethylsiloxane (PDMS), polycarbonate (PC)를 고려하였다. Fig.

이론/모형

굽힘응력을 받는 유연전자소자의 유한요소해석을 위해 4점 굽힘 시험(4-point bending test)의 경계 조건을 적용하였다. Fig.
그리고 유연기판의 양쪽 끝지점인 (c)와 (d) 지점에서 유연기판에 굽힘 변형이 발생되도록 굽힘력을 인가하였다. 설계인자의 조건 변화에 따른 중립축 위치의 변화를 분석하기 위해 2차원 형상의 모델을 사용하였고 face-down packaging system에서의 응력분포를 조사하기 위해서는 3차원 형상의 모델을 사용하였다. Fig.

성능/효과

3,4) 유연기판에 굽힘 변형이 발생하면, 유연전자소자의 한쪽면은 인장 변형되어 인장 응력이 발생되고, 반대면은 압축 변형되어 압축 응력이 발생한다. 이때 유연전자소자의 내부에는 응력이 “0” 인 지점이 발생하고, 이곳을 중립축(neutral line)이라고 한다.
10에서와 같이 2차원 face-down 모델을 사용하여 중립축 위치의 조절방법과 Cu bump의 최대응력과의 관계를 관찰하였다. Molding compound의 소재와 PI 유연기판의 두께를 조절하여 중립축의 위치를 Si die 하부면 방향으로 이동 할수록 Cu bump에 인가되는 응력이 293 MPa에서 243 MPa로 감소되는 것을 알 수 있다. 따라서 face-down flexible packaging system에서 중립축의 위치를 Si die 하부 표면으로 이동시키면 소자에 인가되는 응력과 Cu bump에 인가되는 응력이 감소되어 유연전자소자의 기계적 및 전기적 신뢰성이 향상될 것으로 예상 된다.
그 결과 Fig. 7에서와 같이 molding compound의 탄성계수가 8.0 GPa인 epoxy 소재에서 탄성계수가 1.5 kPa인 연질의 실리콘 고분자 소재로 변경하면 중립축의 위치가 24 µm에서 12.5µm로 이동하였고, 추가적으로 PI 유연기판의 두께를 100µm에서 150 µm로 변경하면 중립축의 위치를 8 µm까지 이동시킬 수 있었다.
4과 같이 PI 유연기판의 두께가 증가할수록 중립축의 위치는 Si die 하부 방향으로 이동하였다. 이 결과를 이용하면, 소자층이 Si die 하부 표면에 위치한 face-down packaging system에서 유연기판의 두께를 적절히 증가시키면 소자층에 인가된 응력이 감소할 것으로 예상된다. 또한, 소자층이 Si die 상부 표면에 위치한 face-up packaging system에서는 유연기판의 두께를 적절히 감소시키면 소자층에 인가된 응력을 감소시킬 수 있는 것으로 예상된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	유연전자소자는 어떤 환경에서 사용되는가?	최근 유연전자소자(flexible electronic device)는 몸에 착용하거나 부착하여 사용하는 웨어러블 디바이스(wear able device), 전자 제품의 곡면을 활용한 플렉서블 디스 플레이(flexible display) 등의 발전과 함께 주목받고 있다. 유연전자소자는 외부에서 힘이 가해질 경우 파괴되지 않고 변형이 발생할 수 있는 전자소자로서 굽힘(bending), 뒤틀림(twisting), 인장(stretching) 등 다양한 형태의 변형이 형성된 상태로 사용되기도 하고 변형이 반복되는 환경에서 사용되기도 한다. 유연전자소자를 제조하기 위해 위에 얇은 반도체 다이(die)를 실장하고 그 위에 몰딩 컴파운드(molding compound)로 몰딩(molding)한다.
	유연전자소자란 무엇인가?	최근 유연전자소자(flexible electronic device)는 몸에 착용하거나 부착하여 사용하는 웨어러블 디바이스(wear able device), 전자 제품의 곡면을 활용한 플렉서블 디스 플레이(flexible display) 등의 발전과 함께 주목받고 있다. 유연전자소자는 외부에서 힘이 가해질 경우 파괴되지 않고 변형이 발생할 수 있는 전자소자로서 굽힘(bending), 뒤틀림(twisting), 인장(stretching) 등 다양한 형태의 변형이 형성된 상태로 사용되기도 하고 변형이 반복되는 환경에서 사용되기도 한다. 유연전자소자를 제조하기 위해 위에 얇은 반도체 다이(die)를 실장하고 그 위에 몰딩 컴파운드(molding compound)로 몰딩(molding)한다.
	유연전자소자를 제조하기 위해 반도체 다이를 실장할 때 어떠한 방법을 사용하는가?	유연전자소자를 제조하기 위해 위에 얇은 반도체 다이(die)를 실장하고 그 위에 몰딩 컴파운드(molding compound)로 몰딩(molding)한다. 반도체 다이를 기판에 실장하는 방법에 따라 face-up 및 facedown packaging system으로 나눌 수 있다. Face-up packaging system은 반도체 다이의 소자층이 상부를 향하고 wire bonding을 이용하여 interconnection 하는 방법이고 face-down packaging system은 반도체 다이의 소자층이 하부를 향하고 flip-chip bonding을 이용하여 interconnection 하는 방법이다.

참고문헌 (18)

T. S. Kim, J. H. Kim, T. E. Kang, C. Y. Lee, H. B. Kang, M. K. Shin, C. Wang, B. Ma, U. Y. Jeong, T. S. Kim and B. J. Kim, "Flexible, Highly Efficient All-polymer Solar Cells", Nature Communications, 6, 8547 (2015).

상세보기
V. M. Marx, F. Toth, A. Wiesinger, J. Berger, C. Kirchlechner, M. J. Cordill, F. D. Fischer, F. G. Rammerstorferc and G. Dehm, "The Influence of a Brittle Cr Interlayer on the Deformation Behavior of Thin Cu Films on Flexible Substrates: Experiment and Model", Acta Materialia, 89, 278 (2015).

상세보기
S. Endler, H. Rempp, C. Harendt, and J. N. Burghartz, "Compensation of Externally Applied Mechanical Stress by Stacking of Ultra-Thin Chips", Proc. of 41st Euro. Solid-State Devi. Rese. Conf., 279 (2011).
X. J. Sun, C. C. Wang, J. Zhang, G. Liu, G. J. Zhang, X. D. Ding, G. P. Zhang and J. Sun, "Thickness Dependent Fatigue Life at Microcrack Nucleation for Metal Thin Films on Flexible Substrates", J. Appl. Phys., 41, 195404 (2008).
C. C. Lee, Y. S. Shih, C. S. Wu, C. H. Tsai, S. T. Yeh, Y. H. Peng and K. J. Chen, "Development of Robust Flexible OLED Encapsulations Using Simulated Estimations and Experimental Validations", J. Appl. Phys., 45, 27510 (2012).
N. Palavesam, C. Landesberger and C. Kutter, "Finite Element Analysis of Uniaxial Bending of Ultra Thin Silicon Dies Embedded in Flexible Foil Substrates", Proc. 11th Microelectronics and Electronics (PRIME) Conference, Glasgow, 137, IEEE (2015).
B. J. Kim, H. A. S. Shin, I. S. Choi and Y. C. Joo, "Electrical Failure and Damage Analysis of Multi-Layer Metal Films on Flexible Substrate During Cyclic Bending Deformation", IPFA 18th IEEE Inter. Symp., 2725 (2011).
D. Wang, C. A. Volkert and O. Kraft, "Effect of Length Scale on Fatigue Life and Damage Formation in Thin Cu Films", Mater. Sci. Eng: A, 493(1), 267 (2008).

상세보기
S. M. Lee, J. Y. Kwon, D. S. Yoon, H. D. Cho, J. H. You, Y. T. Kang, D. H. Choi and W. B. Hwang, "Bendability Optimization of Flexible Optical Nanoelectronics Via Neutral Axis Engineering", Nano. Rese. Lett., 7, 256 (2012).

상세보기
M. Sugano, S. Machiya, M. Sato, T. Koganezawa, K. Shikimachi, N. Hirano and S. Nagaya, "Bending Strain Analysis Considering a Shift of the Neutral Axis for YBCO Coated Conductors With and Without a Cu Stabilizing Layer", Supercond. Sci. Technol., 24, 075019 (2011).

상세보기
D. A. van den Ende, H. J. van de Wiel, R. H. L. Kusters, A. Sridhar, J. F. M. Schram, M. Cauwe and J. van den Brand, "Bonding Bare Die LEDs on PET Foils for Lighting Applications Thermal Design Modeling and Bonding Experiments", Microelectron. Rel., 54, 2860 (2014).

상세보기
J. van den Brand, J. de Baets, T. van Mol and A. Dietzel, "Systems-in-Foil-Devices, Fabrication Processes and Reliability Issues", Microelectron. Rel., 48, 1123 (2008).

상세보기
J. Wolf, J. Kostelnik, K. Berschauer, A. Kugler, E. Lorenz, T. Gneiting, C. Harendt and Z. Yu, "Ultra-Thin Silicon Chips in Flexible Microsystems", ECWC13, (2014).
S. Endler, S. Ferwana, H. Rempp, C. Harendt and J. N. Burghartz, "Two-Dimensional Flex Sensor Exploiting Stacked Ultrathin Chips", IEEE Elec. Devi. Lett., 33, 444 (2012).

상세보기
F. Hou, X. Zhang, X. Guo, H. Xie, Y. Lu, L. Cao and L. Wan. "Thermo-mechanical reliability study for 3D package module based on flexible substrate", Proc. 14th International Conference on Electronic Packaging Technology (ICEPT), 1296, Dalian, IEEE (2013).
B. J. Kim, M. H. Jeong, S. H. Hwan, H. Y. Lee, S. W. Lee, K. D. Chun, Y. B. Park and Y. C. Joo, "Relationship Between Tensile Characteristics and Fatigue Failure by Folding or Bending in Cu Foil on Flexible Substrate", J. Microelectron. Packag. Soc., 18(1), 55 (2011).
B. J. Kim, "Reliability of Metal Electrode for Flexible Electronics", J. Microelectron. Packag. Soc., 20(4) 1 (2013).
S. Kim and T. S. Kim, "Adhesion Reliability Enhancement of Silicon/Epoxy/Polyimide Interfaces for Flexible Electronics", J. Microelectron. Packag. Soc., 19(3), 63 (2012).

원문보기 상세보기

저자의 다른 논문 :

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증