$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

A Current Compensating Scheme for Improving Phase Noise Characteristic in Phase Locked Loop 원문보기

The journal of multimedia information system, v.5 no.2, 2018년, pp.139 - 142  

Han, Dae Hyun (Dept. of Electronic Engineering, Dongeui University)

Abstract ▼ AI-Helper 아이콘AI-Helper

This work presents a novel architecture of phase locked loop (PLL) with the current compensating scheme to improve phase noise characteristic. The proposed PLL has two charge pumps (CP), main-CP (MCP) and sub-CP (SCP). The smaller SCP current with same time duration but opposite direction of UP/DN M...

주제어

#Adaptive bandwidth   #PLL   #Voltage controlled resistor   #Voltage controlled oscillator  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

대상 데이터

  • The architecture uses two CPs with UPb/DN for MCP and 180° phase shifted UP2/DN2 for SCP.
본문요약 정보가 도움이 되었나요?

참고문헌 (8)

  1. Himanshu Arora, Nikolaus Klemmer, James C. Morizio and Patrick D. Wolf, "Enhanced phase noise modeling of fractional-N frequency synthesizers," IEEE Trans. Circuits Syst. I, vol. 52, pp. 379-395, Feb. 2005. 

    상세보기 crossref

  2. H. Y. Chang, Y. L. Yeh, Y. C. Liu, M. H. Li, and K. Chen, "A low-jitter low-phase-noise 10-GHz sub-harmonically injection-locked PLL with self-aligned DLL in 65-nm CMOS technology," IEEE Transactions on Microwave Theory and Techniques, vol. 62, no. 3, pp. 543-555, Mar. 2014. 

    상세보기 crossref

  3. B. Catli, A. Nazemi, T. Ali, S. Fallahi, Y. Liu, J. Kim, M. Abdul-Latif, M. R. Ahmadi, H. Maarefi, A. Momtaz, and N. Kocaman, "A sub-200fs RMS jitter capacitor multiplier loop filter-based PLL in 28 nm CMOS for high-speed serial communication applications," in Proceedings of the IEEE Custom Integrated Circuits Conference, pp. 1-4, Nov. 2013. 

  4. Tsung-Hsien Lin and William J. Kaiser, "A 900-MHz 2.5-mA CMOS frequency synthesizer with an automatic SC tuning loop," IEEE J. Solid-State Circuits, vol. 36, pp. 424-431, March. 2001. 

    상세보기 crossref

  5. Hung-Ming Chien, Tsung-Hsien Lin, Brima Ibrahim, Lijun Zhang, Maryam Rofougaran, Ahmadreza Rofougaran and William J. Kaiser, "A 4GHz fractional-N synthesizer for IEEE 802.11a," in Proceeding of the 2004 Symposium on VLSI Circuits Design, pp. 46-49. 

  6. G. Jeon, K. K. Kim and Y. B. Kim, "A low jitter PLL design using active loop filter and low-dropout regulator for supply regulation," in Proceeding of the 2015 IEEE International SoC Design Conference, pp. 223-224, Nov. 2015. 

  7. G. Blasco, E. Isern, E. Martin, "Design of a stable pulse generator system based on a Ring-VCO Phase-Locked Loop using 180nm CMOS technology," in Proceeding of the 2015 IEEE Design of Circuits and Integrated Systems (DCIS), pp.1-6, Nov. 2015 

  8. Ching-Yuan Yang and Shen-Iuan Liu, "Fast-switching frequency synthesizer with a discriminator-aided phase detector," IEEE J. Solid-State Circuits, vol. 35, pp. 1445-1452, October. 2000. 

    상세보기 crossref

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로