최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.22 no.7, 2018년, pp.993 - 1000
최성열 (Department of Semiconductor Engineering, Chungbuk National University) , 김영석 (Department of Semiconductor Engineering, Chungbuk National University)
This paper proposes a low-dropout voltage regulator(LDO) using self-cascode structure. The self-cascode structure was optimized by adjusting the channel length of the source-side MOSFET and applying a forward voltage to the body of the drain-side MOSFET. The self-cascode of the input differential st...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
캐스코드 구조의 문제점은? | 레귤레이션 특성은 전압 이득이 높을수록 좋아지며, 아날로그 회로 설계에서 전압 이득과 출력 저항을 증가시키기 위해 사용되고 있는 대표적인 구조는 캐스코드(Cascode) 구조이다. 하지만 단일 MOSFET에 비해 출력 전압 스윙이 감소하여 저전압에서는 사용하기 어렵다. 이러한 문제를 해결한 구조가 셀프-캐스코드(Self-Cascode) 구조이다[4]. | |
LDO 레귤레이터에 셀프-캐스코드 구조를 적용할 때 좋은 점은? | 본 논문에서는 셀프-캐스코드 구조를 적용한 오류 증폭기와 패스 소자를 이용하여 향상된 레귤레이션 특성과 과도 응답 특성을 가지는 LDO 레귤레이터를 설계하였다. 셀프-캐스코드 구조를 적용할 경우, 기존의 LDO레귤레이터[8]보다 높은 전압이득과 넓은 단일이득대역폭을 가져, 레귤레이션 특성이 개선된다. | |
셀프-캐스코드 구조를 LDO레귤레이터에 적용한 결과 어떤 이점을 얻었는가? | 설계 된 LDO 레귤레이터는기존의 LDO 레귤레이터에 셀프-캐스코드 구조를 적용하였으며, 채널 길이의 비율을 조절하고 드레인 측 MOSFET에 적절한 순방향 바디 전압을 인가하여 출력 저항과 트랜스컨덕턴스를 최적화하였다. LDO 레귤레이터의 이득은 기존의 LDO 레귤레이터보다 약 14dB 증가하였으며, 단일이득대역폭도 미세하게 증가하였다. |
X. Tong and K. Wei, "A fully integrated fast-response LDO voltage regulator with adaptive transient current distribution," in Proceedings of 2017 IEEE Computer Society Annual Symposium on VLSI, Bochum: North rhine-Westphalia, pp. 651-654, 2017.
J. Y. Lee and L. Kolasani, (2015, March). Security Based Network for Health Care System. Asia-pacific Journal of Convergent Research Interchange, 1(1), pp. 1-6, Available: http://dx.doi.org/10.21742/APJCRI.2015.03.01.
S. S. Rajput, and S. S. Jamuar. "Low voltage analog circuit design techniques." IEEE Circuits and Systems Magazine, vol.2, no.1, pp. 24-42, Aug. 2002.
K. J. Baek, J. M. Gim, H. S. Kim, K. Y. Na, N. S. Kim, and Y. S. Kim, "Analogue circuit design methodology using self-cascode structures," Electronics Letters, vol.49, no.9, pp. 591-592, Apr. 2013.
J. Kaur, N. Prakash, and S. S. Rajput, "Low voltage high performance self cascode CCII," in Proceedings of Multitopic Conference, Karachi: Sind, pp. 7-11, 2008.
R. J. baker, H. W. Li, and D. E. Boyce, CMOS Circuit Design, Layout, and Simulation, New York,NY: IEEE Press, 1998.
S. Y. Yoon, "Design of A Folded-Cascode OPAMP Using Optimized Self-Cascode Structures," M.S. thesis, Chungbuk National University, Cheong-ju, 2014.
A. Zeki, and H. Kuntman. "High-linearity low-voltage self-cascode class AB CMOS current output stage," in Proceedings of the IEEE 2000 International Symposium on Circuits and Systems, Geneva: Geneva, pp. 257-260, 2000.
I. Fujimori and T. Sugimoto, "A 1.5 V, 4.1 mW dual-channel audio delta-sigma D/A converter," IEEE Journal of Solid-State Circuits, vol. 33, no. 12, pp. 1863-1870, Dec. 1998.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.