[논문]질화갈륨 전력반도체와 Si CMOS 소자의 단일기판 집적화를 위한 Si(110) CMOS 공정개발

김형탁

doi:10.7471/ikeee.2019.23.1.326

질화갈륨 전력반도체와 Si CMOS 소자의 단일기판 집적화를 위한 Si(110) CMOS 공정개발
Development of Si(110) CMOS process for monolithic integration with GaN power semiconductor 원문보기

전기전자학회논문지 = Journal of IKEEE, v.23 no.1, 2019년, pp.326 - 329

김형탁 (School of Electronics and Electrical Engineering, Hongik University)

초록
AI-Helper

차세대 전력반도체 소재인 질화갈륨(GaN)이 증착된 GaN-on-Si 기판의 기술성숙도가 높아지면서 Si CMOS 소자와의 단일기판 집적화에 대한 관심이 고조되고 있다. CMOS 특성이 상대적으로 저하되는 (111)Si 보다 (110)Si의 CMOS소자가 집적화 관점에서 유리할 것으로 판단되며, 따라서 향후 전개될 GaN-on-(110)Si 플랫폼을 활용한 GaN 전력반도체 스위치소자와 Si CMOS소자의 단일기판 집적화에 적용될 수 있도록 국내 Si CMOS 파운드리 공정을 (110)Si 기판에 진행하였다. 제작된 CMOS소자의 기본특성 및 인버터체인 회로특성, 그리고 게이트 산화막의 신뢰성 분석을 통해 향후 국내 파운드리공정을 활용한 (110)Si CMOS기술과 GaN의 집적화의 가능성을 검증하였다.

Abstract ▼ AI-Helper

Gallium nitride(GaN) has been a superior candidate for the next generation power electronics. As GaN-on-Si substrate technology is mature, there has been new demand for monolithic integration of GaN technology with Si CMOS devices. In this work, (110)Si CMOS process was developed and the fabricated devices were evaluated in order to confirm the feasibility of utilizing domestic foundry facility for monolithic integration of Si CMOS and GaN power devices.

주제어

표/그림 (7)

표 Table 1. SiO₂ growth on Si(100) and (110) wafer. 표 1. Si(100)과 (110) 기판에 성장한 게이트 산화막
그림 Fig. 1. Output(ID-VD) characteristics of Si(110) and (100) CMOS devices. 그림 1. Si(110)과 (100) 기판에 제작된 CMOS소자의 출력 특성
그림 Fig. 2. Transfer(ID-VG) characteristics of Si(110) and (100) CMOS devices in saturation and triode mode. 그림 2. Si(110)과 (100) 기판에 제작된 CMOS소자의 포화 및 선형영역 전달특성
그림 Fig. 3. C-V characteristics of Si(110) and (100) NMOS capacitor. f=10 MHz. 그림 3. Si(110)과 (100) NMOS 커패시터의 C-V 특성
그림 Fig. 4. 6-stage inverter chain characteristics on Si(110) wafer with f=50 KHz. 그림 4. Si(110) 6-stage 인버터체인회로의 응답특성
그림 Fig. 5. Cumulative failure rate of gate oxide on Si(110). 그림 5. Si(110) 게이트 산화막의 cumulative failure rate
그림 Fig. 6. Extrapolated life time from time-to-breakdown measurement. 그림 6. Time-to-breakdown 측정으로부터 추정되는 게이트 산화막의 수명

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

국내에서 Si(110) CMOS 소자의 제작이 보고된 바가 전무하며 이는 파운드리 진행의 사례가 없었기 때문이다. 따라서 국내 파운드리 서비스를 활용하여 Si(110) CMOS 소자 공정을 진행하고 측정결과를 공유하여 향후 발생할 수요에 대응하는 기반을 마련하고자 하였다. 최근 GaN 반도체 기술을 사물인터넷(IoT)향 센서로 개발하고자 하는 추세가 있어 Si CMOS 기술과의 집적화는 매우 유용할 것으로 기대된다.

제안 방법

GaN 반도체의 우수한 전하수송특성으로 인하여 GaN 전력반도체 스위칭 소자를 구동하는데 있어 고성능의 Si CMOS 특성이 요구되지 않아 구경 6인치 Si(110) 기판에 0.8 μm 기준 공정을 진행하였다.
Si(100)에서 Si(110)으로의 기판 변경에 따라 게이트 산화막에 대한 신뢰성 검증이 필요하여 이에 대한 분석을 진행하였다. 그림 5는 NMOS와 PMOS 게이트 산화막의 전계에 의한 누적불량(cumulative failure) 시험에 대한 결과이고 그림 6은 가속실험으로 수명(life time)시험을 진행한 결과이다.
8 μm 기준 공정을 진행하였다. Well 구조는 twin well 구조를 적용하였고 소자 isolation은 LOCOS 공정을 통해 형성하였다. 기존 Si(100) 게이트 산화막 성장공정을 (110) 기판에 적용하면 표면 원자 밀도의 차이로 인하여 성장속도가 달라진다.
기존 Si(100) 게이트 산화막 성장공정을 (110) 기판에 적용하면 표면 원자 밀도의 차이로 인하여 성장속도가 달라진다. 공정안정성 확보를 위하여 성장 온도와 증기압은 기존 조건을 유지하고 성장시간을 조절하여 표 1의 성장두께별 공정을 확보하여 19 nm의 산화막을 성장하였다. Si(110) 기판에 제작된 CMOS 소자는 전자의 이동도는 감소하고 정공의 이동도가 증가하여 NMOS와 PMOS 소자의 정합성 확보가 중요하다.
국내 0.8 μm Si CMOS 파운드리 공정을 적용하여 Si(110)과 (100) 기판에 CMOS 소자 및 회로를 제작하고 특성을 분석하여 개발된 Si(110) 공정의 유효성을 검증하였다. 정공이동도의 향상으로 인해 Si(110)의 PMOS의 성능이 개선되어 동일 문턱전압 기준 NMOS와 동일한 전류가 측정되었다.
Si(110) 기판에 제작된 CMOS 소자는 전자의 이동도는 감소하고 정공의 이동도가 증가하여 NMOS와 PMOS 소자의 정합성 확보가 중요하다. 따라서 Silvaco사의 공정시뮬레이션을 통해 불순물 주입 조건, 특히 불순물 주입량에 대한 조건을 도출하여 이온주입을 진행하였다. 서론에서 언급한 바와 같이 GaN 반도체 소자와의 단일기판 집적화를 위해서는 CMOS 공정이 완료된 후 GaN 이종접합구조를 증착하여야 한다.
MOCVD는 1000 ℃도 이상, MBE의 경우 750℃를 넘는 고온에서 증착이 진행되므로 고온을 견딜 수 있는 금속배선 공정이 진행되어야 한다. 따라서 기존 Si(100) CMOS공정에서 적용되는 Al 기반 배선 공정을 Ti/TiN/Ti 배선으로 전환하여 고온 안정성을 유지하도록 하였다. 모든 공정은 한국전자통신연구원(ET) 융합부품기술센터가 지원하는 0.
진행한 Si(110) CMOS 공정을 활용한 CMOS 회로 제작능력을 검증하기 위하여 6단 인버터 체인회로를 개별소자와 함께 제작하여 측정하였다. 그림 4는 50 kHz의 입력신호에 대한 Si(110) CMOS 인버터 체인의 동작특성을 측정한 결과이며 입력신호에 대해 정상적인 특성을 나타내었다.

대상 데이터

따라서 기존 Si(100) CMOS공정에서 적용되는 Al 기반 배선 공정을 Ti/TiN/Ti 배선으로 전환하여 고온 안정성을 유지하도록 하였다. 모든 공정은 한국전자통신연구원(ET) 융합부품기술센터가 지원하는 0.8 μm Si CMOS 파운드리에서 진행되었다.

성능/효과

그림 1과 2는 Si(110) 기판위에 제작된 CMOS 소자의 전기적 특성을 보여주고 있다. I_D-V_G의 전달특성 중 선형영역인 V_D=0.1 V 조건에서 NMOS와 PMOS 모두 1.0 V의 문턱전압을 나타내었으며 포화전류는 V_D=5.0 V에서 215 μA/μm 수준으로 측정되었다. Si(100) CMOS 소자의 경우에는 동일한 문턱전압을 갖는 경우 전자와 정공의 이동도 차이로 인해 NMOS의 전류가 PMOS 대비 상당히 높은 불일치(mismatching)가 존재하나 Si(110) CMOS 소자의 경우 NMOS의 전자이동도는 감소하고 PMOS의 정공이동도는 증가하여 불일치가 해소되었음을 알 수 있다.
0 V에서 215 μA/μm 수준으로 측정되었다. Si(100) CMOS 소자의 경우에는 동일한 문턱전압을 갖는 경우 전자와 정공의 이동도 차이로 인해 NMOS의 전류가 PMOS 대비 상당히 높은 불일치(mismatching)가 존재하나 Si(110) CMOS 소자의 경우 NMOS의 전자이동도는 감소하고 PMOS의 정공이동도는 증가하여 불일치가 해소되었음을 알 수 있다. 그림 3은 커패시턴스-전압특성 측정의 결과이다.
8 μm Si CMOS 파운드리 공정을 적용하여 Si(110)과 (100) 기판에 CMOS 소자 및 회로를 제작하고 특성을 분석하여 개발된 Si(110) 공정의 유효성을 검증하였다. 정공이동도의 향상으로 인해 Si(110)의 PMOS의 성능이 개선되어 동일 문턱전압 기준 NMOS와 동일한 전류가 측정되었다. 또한 Si(110) 인버터체인 회로의 정상적인 동작과 게이트 산화막의 신뢰성을 확보하였다.

후속연구

또한 Si(110) 인버터체인 회로의 정상적인 동작과 게이트 산화막의 신뢰성을 확보하였다. 향후 GaN-on-Si(110) 플랫폼을 활용하여 Si CMOS회로와 GaN전력반도체의 단일기판 집적화를 진행함에 있어 본 공정의 활용이 가능할 것이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	Si(100) 기판의 문제점은 무엇인가?	그러나 Si (111) 웨이퍼는 전기적 특성이 좋지 않아 오늘날의CMOS 제조에는 사용되지 않으므로 GaN-on-Si (111) 웨이퍼에서 CMOS IC와 GaN 디바이스 간의 단일기판 집적화(monolithic integration)를 달성하기가 어렵다. Si(100) 기판은 CMOS 산업에서 중요한 재료이지만, Si(100) 기판상의 GaN 성장은 일반적으로 다결정 구조 또는 원자 배열의 어려움으로 인해 많은 입자로 구성된 거친 표면을 초래한다[2][3]. 반면 Si(110) 기판은 높은 정공 이동도를 활용할 수 있어 CMOS 제조에 제한적으로 사용되어왔다[4].
	Si(111) 기판의 문제점은 무엇인가?	상용 GaN-on-Si 웨이퍼는 다른 방향과 비교하여 AlN seed 층과의 보다 나은 원자 배열 때문에 Si(111) 기판이 사용되어 왔다[1]. 그러나 Si (111) 웨이퍼는 전기적 특성이 좋지 않아 오늘날의CMOS 제조에는 사용되지 않으므로 GaN-on-Si (111) 웨이퍼에서 CMOS IC와 GaN 디바이스 간의 단일기판 집적화(monolithic integration)를 달성하기가 어렵다. Si(100) 기판은 CMOS 산업에서 중요한 재료이지만, Si(100) 기판상의 GaN 성장은 일반적으로 다결정 구조 또는 원자 배열의 어려움으로 인해 많은 입자로 구성된 거친 표면을 초래한다[2][3].
	상용 GaN-on-Si 웨이퍼에 사용되는 기판은 무엇인가?	GaN-on-Si 기판은 전력 스위칭 시장을 점유하고 있는 Si 기반 소자기술과의 원가 경쟁력 확보 관점에서 반드시 필요한 기술이다. 상용 GaN-on-Si 웨이퍼는 다른 방향과 비교하여 AlN seed 층과의 보다 나은 원자 배열 때문에 Si(111) 기판이 사용되어 왔다[1]. 그러나 Si (111) 웨이퍼는 전기적 특성이 좋지 않아 오늘날의CMOS 제조에는 사용되지 않으므로 GaN-on-Si (111) 웨이퍼에서 CMOS IC와 GaN 디바이스 간의 단일기판 집적화(monolithic integration)를 달성하기가 어렵다.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증