$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[해외논문] An electrostatic discharge failure mechanism in semiconductor devices, with applications to electrostatic discharge measurements using transmission line pulsing technique

Solid-state electronics, v.44 no.10, 2000년, pp.1771 - 1781  

Lee, J.C (Department of Electrical and Computer Engineering, University of Central Florida, Orlando, FL 32816, USA) ,  Hoque, A (Department of Electrical and Computer Engineering, University of Central Florida, Orlando, FL 32816, USA) ,  Croft, G.D (Department of Technology Development, Intersil Corporation, Melbourne, FL, USA) ,  Liou, J.J (Department of Electrical and Computer Engineering, University of Central Florida, Orlando, FL 32816, USA) ,  Young, R (Department of Technology Development, Intersil Corporation, Melbourne, FL, USA) ,  Bernier, J.C (Department of Reliability Engineering, Intersil Corporation, Melbourne, FL, USA)

Abstract AI-Helper 아이콘AI-Helper

AbstractElectrostatic discharge (ESD) is responsible for more than 25% of semiconductor device and chip damage each year. This paper focuses on an ESD event resulting from the charge being transferred from a human body to an integrated circuit (called the human body model, HBM). In particular, the s...

참고문헌 (8)

  1. Diaz 1995 Modeling of electrical overstress in integrated circuits 

  2. IEEE Proc Vinson 86 399 1998 10.1109/5.659493 Electrostatic discharge in semiconductor devices: an overview 

  3. IEEE Proc Duvvury 81 690 1993 10.1109/5.220901 ESD: a pervasive reliability concern for IC technologies 

  4. Croft GD. ESD protection using a variable voltage supply clamp. EOS/ESD Symp Proc 1994. p. 135-40 

  5. Roozendaal LV, Amerasekera A, Bos P, Baelde W, Bontekoe F, Kersten P, Korma E, Rommers P, Krys P, Weber U, Ashby P. Standard ESD testing of integrated circuits. EOS/ESD Symp Proc 1990. p. 119-30 

  6. Maloney T, Khurana N. Transmission line pulsing techniques for circuit modeling of ESD phenomena. EOS/ESD Symp Proc 1985. p. 49-54 

  7. 10.1109/EOSESD.1996.865152 Beebe SG. Methodology for layout design and optimization of ESD protection transistors. EOS/ESD Symp Proc 1996. p. 265-75 

  8. Atlas Manual, Silvaco International, CA, 1996 

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로