초록

소프트 스위칭 다중 출력 플라이백 변환기는 출력 사이클링 시퀀스 제어를 제공한다. 다중 출력 회로들(511, 513) 각각은 양방향 스위치(S1, S2)를 포함하며, 이는 출력 사이클링 시퀀스의 유연한 재구성을 제공한다. 또한, 신규한 회로는 각 개별 출력들 또는 그 소정의 조합이 독립적으로 "오프" 상태로 전환(즉, 사이클링 시퀀스로부터 제거)될 수 있게 하며, 필요에 따라 추후 시기에 재도입(즉, 다시 "온" 상태로 전환)될 수 있게 한다.

대표청구항 ▼

1차 및 2차측을 가지는 다중 출력 플라이백 변환기(multiple output flyback converter:500)에 있어서,적어도 1차 권선(nP) 및 2차 권선(nS1)을 가지는 전력 변압기(T1),1차측 스위치(SM)를 포함하고, 상기 전력 변압기 1차 권선(nP)에 입력 DC 전압(Vsrc)을 결합하기 위해 상기 1차 권선(nP)에 결합되는 상기 1차측상의 입력 회로,상기 전력 변압기 2차 권선(nS1)에 결합되고, 복수의 2차측 양방향 스위치들(S1, S2)을 포함하는, 상기 2차측상의 복수의 출력 회로들(511, 5

1차 및 2차측을 가지는 다중 출력 플라이백 변환기(multiple output flyback converter:500)에 있어서,적어도 1차 권선(nP) 및 2차 권선(nS1)을 가지는 전력 변압기(T1),1차측 스위치(SM)를 포함하고, 상기 전력 변압기 1차 권선(nP)에 입력 DC 전압(Vsrc)을 결합하기 위해 상기 1차 권선(nP)에 결합되는 상기 1차측상의 입력 회로,상기 전력 변압기 2차 권선(nS1)에 결합되고, 복수의 2차측 양방향 스위치들(S1, S2)을 포함하는, 상기 2차측상의 복수의 출력 회로들(511, 513)로서, 상기 복수의 출력 회로들 각각이, 상기 전력 변압기 2차 권선(nS1)과 연관된 출력 부하(R1, R2) 사이에서 어느 한 방향으로 전류를 도전 또는 차단을 허용하도록 상기 2차측 양방향 스위치들(S1, S2) 중 연관된 하나를 포함하는, 상기 복수의 출력 회로들(511, 513), 및상기 복수의 출력 회로들(511, 513)의 출력 사이클링 시퀀스를 얻도록 상기 2차측 양방향 스위치들(S1, S2)의 도전 주기들의 시퀀스를 결정하기 위해 상기 2차측 양방향 스위치들(S1, S2)을 제어하기 위한 콘트롤러를 포함하는, 다중 출력 플라이백 변환기(500).제 1 항에 있어서, 상기 플라이백 변환기는 소프트 스위칭 플라이백 변환기인 플라이백 변환기(500).제 2 항에 있어서, 상기 제어 회로는 상기 2차 권선(nS1)을 향한 상기 연관된 부하(R1, R2)로부터의 전류가 상기 1차측 스위치(SM)에 걸린 0 또는 거의 0 전압을 얻기 위한 값을 가질 때까지, 상기 출력 사이클링 시퀀스에서 최후에 도전상태가 되는 상기 2차측 양방향 스위치(S1, S2)를 도전상태로 유지하는, 다중 출력 플라이백 변환기(500).제 1 항에 있어서, 상기 2차측 양방향 스위치(S1, S2)는 통합 역방향 다이오드(integral reverse diode:D1A, D1B, D2A, D2B)를 갖는 MOSFET 트랜지스터인, 다중 출력 플라이백 변환기(500).제 1 항에 있어서, 상기 2차측 양방향 스위치(S1, S2)는, 직렬로 배열된 주 전류 경로들을 가지는 제 1 및 제 2 스위치(S1a, S1b; S2a, S2b),상기 제 1 스위치(S1a; S2a)의 상기 주 전류 경로에 걸려 배열된 제 1 다이오드(D1A; D2A), 및상기 제 2 스위치(S1b; S2b)의 상기 주 전류 경로에 걸려 배열된 제 2 다이오드(D1B, D2B)를 포함하고,상기 제 1 및 제 2 다이오드(D1A, D1B; D2A, D2B)는 반대의 극인, 다중 출력 플라이백 변환기(500).제 1 항에 있어서, 상기 제어 회로는 상기 2차측 양방향 스위치들(S1, S2) 중 적어도 하나를 턴오프 하고, 이에 의해 상기 출력 사이클링 시퀀스로부터 상기 2차측 양방향 스위치(S1, S2)를 포함하는 연관된 출력 회로(511, 513)를 제거하는, 다중 출력 플라이백 변환기(500).디스플레이 장치에 있어서,디스플레이 디바이스(DD),입력 신호(IS)를 상기 디스플레이 디바이스(DD)상에 디스플레이될 디스플레이 신호(DS)로 처리하기 위한 신호 처리 회로(SP), 및제 1 항에 청구된 다중 출력 플라이백 변환기를 포함하고,상기 신호 처리 회로(SP) 및 상기 디스플레이 디바이스(DD)는 연관된 출력 부하들(R1, R2)인, 디스플레이 장치.1차측 및 2차측을 갖는 다중 출력 플라이백 변환기(500)에서 출력 사이클링 시퀀스를 제어하는 방법으로서,적어도 1차 권선(nP)과 2차 권선(nS1)을 가지는 전력 변압기(T1); 상기 전력 변압기 1차 권선(nP)에 입력 DC 전압(Vsrc)을 결합하기 위해 상기 1차 권선(nP)에 결합되며, 1차측 스위치(SM)를 포함하는 상기 1차측상의 입력 회로; 및 상기 전력 변압기 2차 권선(nS1)에 결합되고, 복수의 2차측 양방향 스위치들(S1, S2)을 포함하는 상기 2차측상의 복수의 출력 회로들(511, 513)로서, 상기 복수의 출력 회로들 각각은, 상기 전력 변압기 2차 권선(nS1)과 연관된 출력 부하(R1, R2) 사이에서 어느 한 방향으로 전류를 도전 또는 차단을 허용하도록 상기 2차측 양방향 스위치들(S1, S2) 중 연관된 하나를 포함하는, 상기 복수의 출력 회로들(511, 513)을 포함하는 상기 다중 출력 플라이백 변환기(500)의 출력 사이클링 시퀀스를 제어하는 방법에 있어서,상기 복수의 출력 회로들(511, 513)의 출력 사이클링 시퀀스를 얻도록 상기 2차측 양방향 스위치들(S1, S2)의 도전 기간들의 시퀀스를 결정하기 위해 상기 2차측 양방향 스위치들(S1, S2)을 제어하는 단계를 포함하는, 출력 사이클링 시퀀스 제어 방법.