[특허]FET and bipolar device and circuit process with maximum junction control

FET and bipolar device and circuit process with maximum junction control 원문보기

IPC분류정보
국가/구분	United States(US) Patent 등록
국제특허분류(IPC7판)	H01L-027/12 H01L-029/80 H01L-027/02 H01L-029/06
출원번호	US-0275116 (1972-07-26)
발명자 / 주소	Bean Kenneth E. (Richardson TX) Lloyd William W. (Richardson TX)
출원인 / 주소	Texas Instruments Incorporated (Dallas TX 02)
인용정보	피인용 횟수 : 26 인용 특허 : 0

초록 ▼

Disclosed are improved field-effect and bipolar semiconductor devices and the method of making them, wherein maximum junction control provides highly predictable device parameters. Low temperature epitaxial depositions provide tight junction thickness and resistivity control, and an orientation dependent etch forms grooves circumscribing portions of the host substrate and overlying epitaxial layers to provide dielectrically isolated single crystalline mesas utilized in forming electronic devices.

대표청구항 ▼

A semiconductor dielectrically isolated mesa junction field-effect transistor having a precisely controlled junction thickness comprising in combination: a. a first epitaxial layer of monocrystalline semiconductor material of one conductivity type; b. a second epitaxial layer of monocrystalline semiconductor material of the opposite conductivity type overlying said first layer to provide a channel layer; c. a groove circumscribing said first and second layers to provide an air isolated single crystal mesa comprising said layers, d. a first plurality of semiconductor regions having said opposite conductivity type spaced within the surface of said second layer, said first plurality providing source and drain regions; and e. a second plurality of semiconductor regions having said one conductivity type spaced within the surface of said second layer, alternately positioned between said first plurality, said second plurality providing front gate regions.

이 특허를 인용한 특허 (26)

Mott, Lawrence; Bettger, Kenneth; Brown, Elliot, Asymmetrical flexible edge seal for vacuum insulating glass.
상세보기
Yokoyama Naoki (Atsugi JPX), Compound semiconductor integrated circuit device.
상세보기
Bettger, Kenneth J.; Stark, David H., Filament-strung stand-off elements for maintaining pane separation in vacuum insulating glazing units.
상세보기
Bettger, Kenneth J.; Stark, David H., Flexible edge seal for vacuum insulating glazing units.
상세보기
Stark, David H, Insulated glazing units.
상세보기
Stark, David H., Insulating glass unit having multi-height internal standoffs and visible decoration.
상세보기
Aoki Kenji,JPX ; Takada Ryoji,JPX, MOS field effect transistor and its manufacturing method.
상세보기
Francis, IV, William H.; Freebury, Gregg E.; Beidleman, Neal J.; Hulse, Michael, Method and apparatus for an insulating glazing unit and compliant seal for an insulating glazing unit.
상세보기
Chu Wen-Hua ; Ferrari Mauro, Method for forming a filter.
상세보기
Brosnihan, Timothy J.; Bustillo, James; Clark, William A., Method of fabricating a microfabricated high aspect ratio device with electrical isolation.
상세보기
Beelitz Howard R. (Gillett PA) Preslar Donald R. (Somerville NJ), Method of integrating semiconductor components.
상세보기
Beelitz Howard R. (Gillett PA) Preslar Donald R. (Somerville NJ), Method of integrating semiconductor components.
상세보기
Tu Jay Kuang-Jieh ; Ferrari Mauro, Microfabricated filter and capsule using a substrate sandwich.
상세보기
Chu Wen-Hwa ; Ferrari Mauro, Microfabricated filter with specially constructed channel walls, and containment well and capsule constructed with such filters.
상세보기
Brosnihan Timothy J. ; Bustillo James ; Clark William A., Microfabricated high aspect ratio device with an electrical isolation trench.
상세보기
Keller Christopher G. (Albany CA) Ferrari Mauro (Walnut Creek CA), Microfabricated particle filter.
상세보기
Keller Christopher G. ; Ferrari Mauro, Microfabricated particle thin film filter and method of making it.
상세보기
Chu Wen-Hwa ; Ferrari Mauro, Micromachined capsules having porous membranes and bulk supports.
상세보기
Chu Wen-Hua ; Ferrari Mauro, Micromachined porous membranes with bulk support.
상세보기
Miller, Seth A.; Stark, David H.; Francis, IV, William H.; Puligandla, Viswanadham; Boulos, Edward N.; Pernicka, John, Multi-pane glass unit having seal with adhesive and hermetic coating layer.
상세보기
Wood Alan G. (Boise ID) Doan Trung T. (Boise ID) Farnworth Warren M. (Nampa ID) Corbett Tim J. (Boise ID), Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor.
상세보기
Nakagawa Akio (Hiratsuka JPX) Furukawa Kazuyoshi (Kawasaki JPX) Ogura Tsuneo (Yokohama JPX) Tanzawa Katsujiro (Yokohama JPX), Process of making a semiconductor device using a silicon-on-insulator substrate.
상세보기
Kawahara, Yukito; Mukainakano, Hiroshi; Machida, Satoshi, Semiconductor device having linearly arranged semiconductor chips.
상세보기
Chappell Terry I. (Amawalk NY), Semiconductor fiber optical detection.
상세보기
Liao, Wen-Shiang; Hwang, Jiunn-Ren; Shiau, Wei-Tsun, Structure of a trapezoid-triple-gate FET.
상세보기
Stark, David H., Wafer-level hermetic micro-device packages.
상세보기

내보내기 메뉴

내보내기 구분

파일저장
인쇄
메일전송

구성항목

기본정보
상세정보

관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC

저장형식

Text(ASCII format)
Excel format
PIAS분석(.xls)

메일정보

받는사람 (필수): @
보내는사람 (선택): @
제목
내용: KISTI 검색결과 이메일 서비스

안내

총 건의 자료가 검색되었습니다.

다운받으실 자료의 인덱스를 입력하세요. (1-10,000)

검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다.

데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요)

다운로드 파일은 UTF-8 형태로 저장됩니다.
파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오.

Text(ASCII format)
Excel format

AI-Helper ※ AI-Helper는 을 사용합니다.

AI-Helper

안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

IPC	Description
A	생활필수품
A62	인명구조; 소방(사다리 E06C)
A62B	인명구조용의 기구, 장치 또는 방법(특히 의료용에 사용되는 밸브 A61M 39/00; 특히 물에서 쓰이는 인명구조 장치 또는 방법 B63C 9/00; 잠수장비 B63C 11/00; 특히 항공기에 쓰는 것, 예. 낙하산, 투출좌석 B64D; 특히 광산에서 쓰이는 구조장치 E21F 11/00)
A62B-1/08	.. 윈치 또는 풀리에 제동기구가 있는 것

연합인증

FET and bipolar device and circuit process with maximum junction control 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

이 특허를 인용한 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표IPC 관리번호, 국가코드, 자료구분, 상태, 출원번호, 출원일자, 공개번호, 공개일자, 공고번호, 공고일자, 등록번호, 등록일자, 발명명칭(한글), 발명명칭(영문), 출원인(한글), 출원인(영문), 출원인코드, 대표출원인, 출원인국적, 출원인주소, 발명자, 발명자E, 발명자코드, 발명자주소, 발명자 우편번호, 발명자국적, 대표IPC, IPC코드, 요약, 미국특허분류, 대리인주소, 대리인코드, 대리인(한글), 대리인(영문), 국제공개일자, 국제공개번호, 국제출원일자, 국제출원번호, 우선권, 우선권주장일, 우선권국가, 우선권출원번호, 원출원일자, 원출원번호, 지정국, Citing Patents, Cited Patents
저장형식	Text(ASCII format) Excel format PIAS분석(.xls)
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

FET and bipolar device and circuit process with maximum junction control 원문보기

초록 ▼

대표청구항 ▼

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

이 특허를 인용한 특허 (26)

관련 콘텐츠

특허 원문 보기

IPC 상위 출원인

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트