최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0930739 (1978-08-03) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 28 인용 특허 : 2 |
A process for selectively modifying the electrical characteristics of selected MOS devices in an integrated circuit, such as in programming a read-only memory, at or near the final stage of circuit fabrication, includes the formation of a photoresist layer over the passivation layer of a nearly comp
A process for fabricating an MOS semiconductor circuit which comprises the steps of providing a substrate of a first conductivity type; forming spaced regions of an opposite conductivity type in a surface of said substrate, channel regions being defined between adjacent pairs of said regions which d
※ AI-Helper는 부적절한 답변을 할 수 있습니다.