최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0118003 (1980-02-04) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 212 인용 특허 : 4 |
The architecture of a conventional digital computer, for example, a microprocessor, is modified by interposing a multiplexer (31), a logic array (32) and a demultiplexer (33) between the instruction register (17) and instruction decoder (18). The logic array “scrambles”the bits in each instruction c
An improved electronic digital computer comprising: an internal data bus; a register array coupled to said internal bus and including a plurality of general purpose data registers; an accumulator connected to said internal data bus; an arithmetic logic unit connected to said accumulator and to said
※ AI-Helper는 부적절한 답변을 할 수 있습니다.