$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Hermetic integrated circuit package for high density high power applications 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/02
  • H01L-023/12
  • H01L-039/02
출원번호 US-0118496 (1980-02-04)
발명자 / 주소
  • Braun Robert E. (Norristown PA)
출원인 / 주소
  • Burroughs Corporation (Detroit MI 02)
인용정보 피인용 횟수 : 34  인용 특허 : 3

초록

The present disclosure describes an hermetically sealed integrated circuit package capable of accommodating high density circuit configurations with their attendant high power levels. In performing this function, the package permits the back-bonded integrated circuit chip or die to be mounted to a t

대표청구항

An hermetic package for an integrated circuit die which has a plurality of wires emanating from its periphery comprising: a base member having an outer surface and a mounting surface, said base member having an internal recess for mounting said die in proximity to said outer surface, said base membe

이 특허에 인용된 특허 (3)

  1. Harayda George Michael (Middlesex NJ) Austin Wayne Miller (Flemington NJ), Heat-sink assembly for high-power stud-mounted semiconductor device.
  2. Campbell William (Oldham GB2), Integrated circuit package.
  3. Grabbe Dimitry (Lisbon Falls ME) Patterson Ronald (Dauphin PA), Lead frame and chip carrier housing.

이 특허를 인용한 특허 (34)

  1. Lockard Steven C. (Tempe AZ) Hyslop Michael S. (Tempe AZ) Hernandez Jorge M. (Mesa AZ), Decoupling capacitor for Pin Grid Array package.
  2. Hernandez Jorge M. (Mesa AZ), Decoupling capacitor for surface mounted chip carrier.
  3. Isoda, Takeshi; Shinoda, Koji, Device module and method of manufacturing the same.
  4. Vinciarelli, Patrizio; LaFleur, Michael B., Electric terminal.
  5. Vinciarelli, Patrizio; LaFleur, Michael B., Electric terminal.
  6. Vinciarelli, Patrizio; LaFleur, Michael B., Electric terminal.
  7. Vinciarelli, Patrizio; LaFleur, Michael B., Electric terminal.
  8. Vinciarelli, Patrizio; LaFleur, Michael B., Electric terminal.
  9. Kanchiku, Tsuyoshi, Electronic component housing container and electronic device.
  10. Schroeder Jack A. (Scottsdale AZ), Flip chip module.
  11. Watari Toshihiko (Tokyo JPX), Heat dissipative integrated circuit chip package.
  12. Hultmark, Eric B.; Metreaud, Claude G.; Yacavonis, Robert A., Heat sink for electronic package.
  13. Yerman Alexander J. (Scotia NY) Neugebauer Constantine A. (Schenectady NY), Hermetic power chip packages.
  14. Butt, Sheldon H., High density packages.
  15. Oku Akihiro (Kawasaki JPX) Aonuma Souichi (Kawasaki JPX) Wakabayashi Tetsushi (Yokohama JPX), Integrated circuit device having an improved package structure.
  16. Palmer Mark J. (Phoenix AZ), Integrated circuit package that has a plurality of staggered pins.
  17. Gilbert, Barry K.; Schwab, Daniel J., Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation.
  18. Gilbert, Barry K.; Schwab, Daniel J., Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation.
  19. Schroeder Jack A. (Scottsdale AZ) Winkler Ernel R. (Mesa AZ), Metallization and bonding means and method for VLSI packages.
  20. Eldridge,Benjamin Niles; Grube,Gary William; Khandros,Igor Yan; Mathieu,Gaetan L., Method of making a contact structure with a distinctly formed tip structure.
  21. Isoda, Takeshi; Shinoda, Koji, Method of manufacturing a device module.
  22. Braun Robert E. (Norristown PA) Gibbs Ronald T. (King of Prussia PA), Micro individual integrated circuit package.
  23. Eldridge, Benjamin N.; Grube, Gary W.; Khandros, Igor Y.; Mathieu, Gaetan L., Microelectronic contact structure.
  24. Eldridge, Benjamin N.; Grube, Gary W.; Khandros, Igor Y.; Mathieu, Gaetan L., Microelectronic contact structure and method of making same.
  25. McShane Michael B. (Austin TX) Lin Paul T. (Austin TX) Wilson Howard P. (Austin TX), Packaged semiconductor device having a low cost ceramic PGA package.
  26. Hirata Atsuomi (Nara JPX) Nakamura Yoshihiko (Nishinomiya JPX) Morii Kensaku (Takatsuki JPX), Plastic molded pin grid chip carrier package.
  27. Eldridge, Benjamin N.; Grube, Gary W.; Khandros, Igor Y.; Mathieu, Gaetan L., Probe card assembly.
  28. Eldridge, Benjamin N.; Grube, Gary W.; Khandros, Igor Y.; Mathieu, Gaetan L., Probe card assembly and kit, and methods of making same.
  29. Eldridge, Benjamin Niles; Grube, Gary William; Khandros, Igor Yan; Mathieu, Gaetan L., Probe card assembly and kit, and methods of making same.
  30. Eldridge, Benjamin N.; Grube, Gary W.; Mathieu, Gaetan L., Probe card assembly for contacting a device with raised contact elements.
  31. Palino Douglas F. (Marlboro MA) Fisher Amnon (Newton MA), Programmable ceramic high performance custom package.
  32. Stenerson Gary L. (Santa Cruz CA) Miller Thomas J. (Santa Clara CA), Semiconductor chip carrier package with a heat sink.
  33. Konishi Akira (Kyoto JPX) Wakano Teruo (Kyoto JPX), Semiconductor device and its manufacture.
  34. Anschel Morris (Wappingers Falls NY) Ormond Douglas W. (Wappingers Falls NY) Hayunga Carl P. (Poughkeepsie NY), Thin film metallization process for improved metal to substrate adhesion.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로