$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Process for tapering openings in ternary glass coatings 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/316
출원번호 US-0258431 (1981-04-28)
발명자 / 주소
  • Flatley Doris W. (Belle Mead NJ) Hsu Sheng T. (Lawrenceville NJ)
출원인 / 주소
  • RCA Corporation (New York NY 02)
인용정보 피인용 횟수 : 16  인용 특허 : 3

초록

A process for defining improved tapered openings in glass coatings requires that passivating layers be formed of a doped silicon oxide having a relatively low flow temperature formed on a layer of undoped silicon oxide. After the contact openings are formed, both oxide layers are heated to a tempera

대표청구항

A process for forming a tapered opening in a glass passivating coating on the surface of a semiconductor body comprising the steps of: forming a layer of dense, undoped silicon oxide on the semiconductor body; forming a layer of ternary doped silicon oxide on the undoped layer, the doped layer chara

이 특허에 인용된 특허 (3)

  1. Kern ; Werner ; Tracy ; Chester Edwin, Combination glass/low temperature deposited Si.sub.w N.sub.x H.sub.y O.sub. z.
  2. Williams ; Robert Powell ; Polinsky ; Murray Arthur, Combination glass/low temperature deposited Si.sub.w N.sub.x H.sub.y O.sub.z passivating overcoat with improved crack a.
  3. Dawson Robert H. (Princeton NJ) Schnable George L. (Lansdale PA), Passivating composite for a semiconductor device comprising a silicon nitride (Si13N4) laye.

이 특허를 인용한 특허 (16)

  1. Chu John K., Crack resistant passivation layer.
  2. Chu John K., Crack resistant passivation layer.
  3. Kern, Werner, Deposition of borophosphosilicate glass.
  4. Schnable George L. (Montgomery County PA), Dielectric layers in multilayer refractory metallization structure.
  5. Schnable George L. (Lansdale PA) James Edward A. (Pennington NJ), Doped-oxide diffusion of phosphorus using borophosphosilicate glass.
  6. Lou Chine-Gie,TWX ; Chen Hsueh-Chung,TWX, Dual damascene CMP process with BPSG reflowed contact hole.
  7. Leung Chung W. (Belle Mead NJ) Dawson Robert H. (Princeton NJ) Blumenfeld Martin A. (Tequesta FL) Biondi Dennis P. (Santa Ana CA), Low temperature elevated pressure glass flow/re-flow process.
  8. Maeda Satoshi (Ooita JPX) Sawada Shizuo (Kanagawa JPX), Method for manufacturing a semiconductor device having a phospho silicate glass layer as an interlayer insulating layer.
  9. Becker Frank S. (Munich DEX) Pawlik Dieter (Groebenzell DEX), Method for the manufacture of silicon oxide layers doped with boron and phosphorus.
  10. Sardella John C. ; Kalnitsky Alexander ; Spinner ; III Charles R. ; Foulks ; Sr. Robert Carlton, Method of improving photoresist adhesion on a dielectric layer.
  11. Razouk Reda (Sunnyvale CA), Method of inducing flow or densification of phosphosilicate glass for integrated circuits.
  12. Bastani Bamdad (Danville CA) Wong Larry (Hillsboro OR), Process for fabricating two loads having different resistance levels in a common layer of polysilicon.
  13. Bopp Kenneth C. (Scottsdale AZ) Gooden Judith L. (Phoenix AZ) Kulkarni Narayan M. (Mesa AZ), Process for making transistors with doped oxide densification.
  14. Imai Shinichi (Osaka JPX) Terai Yuka (Osaka JPX) Fukumoto Masanori (Osaka JPX) Yano Kousaku (Osaka JPX) Umimoto Hiroyuki (Osaka JPX) Odanaka Shinji (Osaka JPX) Mizuno Yasuo (Osaka JPX), Semiconductor device and process.
  15. Bhagat Jayant K. (Troy MI), Silicon nitride formation and use in self-aligned semiconductor device manufacturing method.
  16. Bhagat Jayant K. (Troy MI), Silicon nitride formation and use in self-aligned semiconductor device manufacturing method.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로