$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Multiple trim structure 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-027/02
  • G05F-003/00
  • G05F-005/00
  • G05F-007/00
출원번호 US-0209248 (1980-11-21)
발명자 / 주소
  • Nelson Carl T. (Sunnyvale CA)
출원인 / 주소
  • National Semiconductor Corporation (Santa Clara CA 02)
인용정보 피인용 횟수 : 31  인용 특허 : 2

초록

A trim structure having a nominal resistance value can be adjusted to have a higher or lower value by a combination of fuse blowing and zener zapping. In the preferred embodiment a pair of integrated circuit pads are employed in a trim structure along with a pair of back-to-back zener diodes, a fuse

대표청구항

A multiple trim structure for use in semiconductor integrated circuits and having a nominal output resistance value wherein a trimming operation can either raise or lower said nominal output value, said structure comprising: a plurality of bonding pads; a network of resistance elements coupled betwe

이 특허에 인용된 특허 (2)

  1. Rudin Marvin B. (Suite R101 ; 555 Middlefield Road Mount View CA 94040), Microminiature integrated circuit impedance device including weighted elements and contactless switching means for fixin.
  2. Amemiya Yoshihito (Fuchu JPX) Kato Kotaro (Chofu JPX), Trimming method for resistance value of polycrystalline silicon resistors especially used as semiconductor integrated ci.

이 특허를 인용한 특허 (31)

  1. Eriksson Hans O. (Jrflla SEX), Arrangement for adjusting an impedance network in an integrated semiconductor circuit.
  2. Kuang, Xiao Fei; Wan, Kam Chuen; Chan, Kwai Chi; Wong, Yat To (William); Kwong, Kwok Kuen (David), Bi-directional trimming methods and circuits for a precise band-gap reference.
  3. Hall, David R.; Soares, Marshall; Moody, Paul, Capacitive discharge fuse programming apparatus and method.
  4. Shyr,You Yuh; Negru,Sorin Laurentiu, Circuit and method for trimming integrated circuits.
  5. Shyr,You Yuh; Negru,Sorin Laurentiu, Circuit and method for trimming integrated circuits.
  6. You-Yuh Shyr ; Sorin Laurentiu Negru, Circuit and method for trimming integrated circuits.
  7. Spenea, Marian Udrea; Bucur, Constantin; Niculae, Marian; Simion, George; Marinescu, Viorel, Circuit and method for trimming locking of integrated circuits.
  8. Bernstein Kerry ; Edelstein Daniel C. ; Klaasen William A. ; Pricer Wilbur D., Circuit for operating a control transistor from a fusible link.
  9. Ueda Kenji (Ohtsu JPX), Circuit resistance adjusting device.
  10. Ueda Kenji (Ohtsu JPX), Circuit resistance adjusting device.
  11. Vinn Charles L. (Milpitas CA) Nguyen Thinh C. (San Jose CA), Differential amplifier.
  12. Hester Richard E. (Eden Prairie MN) Ngo Tuan V. (Eden Prairie MN), Input offset voltage trimming network and method.
  13. Erdi George (Portola Valley CA), Integrated circuit having permanent adjustment circuitry which requires low adjustment current.
  14. Pease Robert A. (San Francisco CA), Integrated circuit trimming.
  15. Alessandro Camera IT; Paolo Sandri IT; Ignazio Bellomo IT; Filippo Marino IT, Integrated device with trimming elements.
  16. Shinozaki Naoharu,JPX, Internal power source voltage trimming circuit.
  17. Ujihara Tsunenobu (Tokyo JPX) Mitsuhashi Takamichi (Tokyo JPX) Ueno Takehiko (Tokyo JPX), Method for adjusting an electronic circuit.
  18. Vyne Robert L. (Tempe AZ), Method for resistor trimming by metal migration.
  19. Romas, Jr., Gregory G.; Wang, Jian, Methods and apparatus for trimming electrical devices.
  20. Romas, Jr., Gregory G.; Wang, Jian, Methods and apparatus for trimming packaged electrical devices.
  21. Hsu,Sheng Teng, Mono-polarity switchable PCMO resistor trimmer.
  22. Hsu,Sheng Teng, PCMO resistor trimmer.
  23. Salman, Saed; Grudin, Oleg; Landsberger, Leslie M.; Frolov, Gennadiy; Tsang, Tommy; Huang, Zhen-grong, Passive resistive-heater addressing network.
  24. Davis Walter L. (Coral Springs FL), Programmable trimmable circuit having voltage limiting.
  25. McNutt Michael J. (El Toro CA), Programmable voltage offset circuit.
  26. Higuchi, Yuichiro; Takahashi, Keita, Semiconductor device and method for manufacturing the same.
  27. Kim Yank-Gyun,KRX ; Lee Jeung-In,KRX, Semiconductor device having a deactivation fuse.
  28. Shier John S. (6935 133rd Ct. Apple Valley MN 55124), Slotted integrated circuit resistor.
  29. Hashimoto Yasuhiro,JPX, Trimming circuit.
  30. Sakurai, Atsushi; Sano, Kazuaki; Maetani, Fumihiko; Abe, Satoshi, Trimming circuit and semiconductor device.
  31. Chuck Dale, Voltage trimmable resistor.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로