최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0309694 (1981-10-08) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 48 인용 특허 : 3 |
A memory array formed on a single chip is provided with at least one redundant column (or row) of memory cells in addition to “standard”number of columns and rows where the spare column (or row) of cells is designed to be substituted for a standard column (or row) found to have defective cells. Prog
A monolithic integrated circuit comprising: a standard memory array of cells arranged in rows and columns, with a row conductor per row of cells and a column conductor per column of cells; a row decoder and a column decoder; means coupling the row decoder to the row conductors; a plurality of progra
※ AI-Helper는 부적절한 답변을 할 수 있습니다.