최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0269230 (1981-06-01) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 114 인용 특허 : 2 |
A method for providing high density multiple level metallurgy for integrated circuit devices in which a relatively thin layer of plasma produced silicon nitride is deposited over a first level of interconnection metallurgy formed on a layer of silicon oxide. Overlap via holes are etched in the nitri
The method for providing multilevel interconnections for an integrated circuit comprising the steps of: providing a first patterned layer of interconnect metallurgy on the surface of a semiconductor substrate passivated with an oxide of silicon; blanket depositing a layer of silicon nitride over sai
※ AI-Helper는 부적절한 답변을 할 수 있습니다.