$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Bilateral zener trim 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/90
출원번호 US-0486153 (1983-04-19)
발명자 / 주소
  • Nelson, Carl T.
출원인 / 주소
  • National Semiconductor Corporation
대리인 / 주소
    Woodward, Gail W.Winters, Paul J.Pollock, Michael J.
인용정보 피인용 횟수 : 12  인용 특허 : 1

초록

In an integrated circuit, back to back zener diodes are connected between circuit pads and each zener diode shunts a resistor in a series string. When a suitable pulse is applied to the pair, the back biased diode will be selectively shorted. Thus, the pulse polarity will determine which diode will

대표청구항

1. A back to back diode structure for use in the trimming of a monolithic semiconductor integrated circuit in which one or more of a plurality of trimming resistors may be shorted out by passing a relatively large current through a selected parallel connected diode, said back to back diodes being co

이 특허에 인용된 특허 (1)

  1. Pace Wilson David (Tempe AZ), Bilaterally conducting zener diode and circuit therefor.

이 특허를 인용한 특허 (12)

  1. Kiyomura Akio (Sakado JPX) Terashima Takayoshi (Saitama JPX) Suzuki Tohru (Asaka JPX), Avalanche breakdown semiconductor device.
  2. Erdi George (Portola Valley CA), Integrated circuit having permanent adjustment circuitry which requires low adjustment current.
  3. Bertotti Franco (Milan ITX) Ferrari Paolo (Gallarate ITX) Foroni Mario (Valeggio sul Mincio ITX) Gatti Maria T. (Milan ITX), Method for incrementally increasing the collector area of a lateral PNP transistor during electrical testing of an integ.
  4. Romas, Jr., Gregory G.; Wang, Jian, Methods and apparatus for trimming electrical devices.
  5. Romas, Jr., Gregory G.; Wang, Jian, Methods and apparatus for trimming packaged electrical devices.
  6. Otsuka, Masayuki, Non-volatile memory and semiconductor device.
  7. Otsuka, Masayuki, Non-volatile memory and semiconductor device.
  8. Fournel Richard Pierre,FRX ; Fruhauf Serge,FRX ; Tailliet Fran.cedilla.ois,FRX, Physical fuse for semiconductor integrated circuit.
  9. Tsuzuki Mitsuo (Yokohama JPX), Semiconductor apparatus having a zener diode integral with a resistor-transistor combination.
  10. Kikuchi, Shuichi; Okawa, Shigeaki; Nakaya, Kiyofumi; Tanaka, Shuji, Semiconductor device.
  11. Kim Yank-Gyun,KRX ; Lee Jeung-In,KRX, Semiconductor device having a deactivation fuse.
  12. Tsuchida Kazuhito,JPX ; Kashimoto Kouji,JPX ; Kadono Satoshi,JPX, Semiconductor integrated circuit device and low breakdown voltage zener diode.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로