$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색도움말
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"

통합검색

도움말도움말
상세검색 다국어 입력

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

특허 상세정보

MyON담기
내보내기 페이스북 공유 카카오톡 공유

Method of inducing flow or densification of phosphosilicate glass for integrated circuits

특허상세정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판) H01L-021/02   
미국특허분류(USC) 427/85 ; 65/32 ; 65/102 ; 65/104
출원번호 US-0456200 (1983-01-07)
발명자 / 주소
출원인 / 주소
인용정보 피인용 횟수 : 7  인용 특허 : 7
초록
▼

Phosphorus-doped silicon oxide glass is flowed on an integrated circuit by raising the pressure in which that integrated circuit is placed above atmospheric for a selected period of time and heating said phosphosilicate glass to a selected temperature sufficient to cause said glass to flow at said pressure. The atmosphere in which the device is placed includes moisture to enhance the flow of the glass at temperatures substantially beneath those at which dopants in the underlying integrated circuit move. The result is that the electrical characteristics o...

대표
청구항
▼

In the manufacture of an integrated circuit, the method of flowing a silicon oxide glass containing phosphorous, said glass being deposited on an underlying semiconductor material, said semiconductor material containing dopants, which method comprises: (a) raising the pressure acting on said glass, after said glass has been deposited on said semiconductor, above atmospheric pressure in an environment containing moisture for a selected period of time; (b) simultaneously heating said glass to a selected temperature less than 1000°C. for said time, said pre...

이 특허에 인용된 특허 (7)

  1. Brydges ; III William T. (Corning NY) Illig Edwin J. (Corning NY). Gaseous process for hydrating and extruding glass. USP1977114059425.
  2. Hager Adolph G. (Pt. Pleasant NJ) Krzyzkowski Philip F. (Middletown Township ; Monmouth County NJ). Method and apparatus for frit-sealing high temperature CRT faceplate to conventional CRT envelope. USP1980034194643.
  3. Leonard Ralph A. (River Forest IL) Linhart Otto C. (Riverside IL). Method for enameling ferrous objects. USP1980094221824.
  4. Reuschel ; Konrad. Method of depositing elemental amorphous silicon. USP1978014068020.
  5. Blankenship Michael G. (Corning NY). Method of making optical devices. USP1981024251251.
  6. Shirai Kazunari (Yokohama JPX) Tanaka Izumi (Yokohama JPX) Tanaka Shinpei (Yokohama JPX) Nishimoto Keiji (Yokohama JPX). Process for producing a semiconductor device. USP1981064271582.
  7. Flatley Doris W. (Belle Mead NJ) Hsu Sheng T. (Lawrenceville NJ). Process for tapering openings in ternary glass coatings. USP1982094349584.

이 특허를 인용한 특허 피인용횟수: 7

  1. Allman Derryl D. J. ; Fuchs Kenneth P.. Global planarization using SOG and CMP. USP2000016010963.
  2. Razouk Reda R. ; Egan Kulwant S. ; Yindeepol Wipawan ; Koscielniak Waclaw C.. Method of forming an integrated circuit including filling and planarizing a trench having an oxygen barrier layer. USP1999065911109.
  3. Ishikawa Hiraku,JPX. Method of manufacturing isolation trenches using silicon nitride liner. USP2001086277706.
  4. Kraus Karl H. (Missouri City TX). Multilevel oxide as diffusion source. USP1986084606114.
  5. Thakur, Randhir P. S.; Das, John H.; Clarke, Dave. Pre-metal dielectric rapid thermal processing for sub-micron technology. USP2003026514876.
  6. Pierce John M. (Palo Alto CA) Lehrer William I. (Los Altos CA). Product for making isolated semiconductor structure. USP1986124630343.
  7. Ishikawa Hiraku,JPX. Semiconductor device using a thermal treatment of the device in a pressurized steam ambient as a planarization technique. USP2001116319847.

IPC 상위 출원인