$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

SOS Mosfet with thinned channel contact region 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-029/78
  • H01L-027/02
출원번호 US-0313338 (1981-10-20)
우선권정보 JP-0175304 (1980-12-12)
발명자 / 주소
  • Uchida Yukimasa (Yokohama JPX)
출원인 / 주소
  • Tokyo Shibaura Denki Kabushiki Kaisha (JPX 03)
인용정보 피인용 횟수 : 7  인용 특허 : 2

초록

A MOS type semiconductor device formed on an insulating layer and having a substrate electrode. A first semiconductor layer for forming a MOS type element is formed on the insulating layer and has a substrate region where a channel is to be formed. To this substrate region is connected a second semi

대표청구항

A MOS type semiconductor device comprising: an insulating layer; a MOS type element including a first semiconductor layer formed on said insulating layer, said semiconductor layer having a substrate region of one conductivity type in which a channel is formed and further having an impurity region of

이 특허에 인용된 특허 (2)

  1. Nishi ; Yoshio, Field effect transistors.
  2. Maeguchi Kenji (Yokohama JPX), Semiconductor device of silicon on sapphire structure having FETs with different thickness polycrystalline silicon films.

이 특허를 인용한 특허 (7)

  1. Egawa Hideharu (Tokyo JPX) Suzuki Yasoji (Yokosuka JPX), High density semiconductor circuit using CMOS transistors.
  2. Blake Terence G. W. (Dallas TX), Making a silicon-on-insulator transistor with selectable body node to source node connection.
  3. Higuchi Takayoshi (Sendai JPX), Miniaturization of a contact hole in a semiconductor device.
  4. Bahraman Ali (Palos Verdes Estates CA), Radiation hardened CMOS on SOI or SOS devices.
  5. Bryant, Andres; Mann, Randy W.; Stamper, Anthony K., SOI low capacitance body contact.
  6. Abou-Khalil, Michel J.; Botula, Alan Bernard; Gross, Blaine Jeffrey; Jaffe, Mark David; Joseph, Alvin; Phelps, Richard A.; Shank, Steven M.; Slinkman, James Albert, SOI-MOSFET gate insulation layer with different thickness.
  7. Adan, Alberto O., Semiconductor device of SOI structure.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로