최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0393905 (1982-06-30) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 26 인용 특허 : 8 |
A number of intelligent nodes (bus-interface units-BIUs and memory-control units-MCUs) are provided in a matrix composed of processor buses (105) with corresponding error-reporting and control lines (106); and memory buses (107) with corresponding error-reporting and control lines (108). Each node (
For use in a data processing system in which a number of intelligent nodes are provided in a matrix composed of processor buses with corresponding error-reporting and control lines, and memory buses with corresponding error-reporting and control lines, wherein each node has means for logging errors
※ AI-Helper는 부적절한 답변을 할 수 있습니다.