$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Voltage reference circuit for providing a predetermined voltage to an active element circuit 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H03K-003/027
  • H03K-003/353
  • H03K-017/687
  • G11C-007/00
출원번호 US-0613291 (1984-05-23)
우선권정보 JP-0092644 (1983-05-26)
발명자 / 주소
  • Konishi Satoshi (Tokyo JPX)
출원인 / 주소
  • Kabushiki Kaisha Toshiba (Kawasaki JPX 03)
인용정보 피인용 횟수 : 17  인용 특허 : 13

초록

A semiconductor integrated circuit includes a function circuit which has a plurality of active elements and performs a predetermined circuit function and which is coupled between a node and a reference terminal; a potential setting circuit, coupled between a power supply terminal and the above-menti

대표청구항

A semiconductor integrated circuit comprising: a function circuit having a plurality of active elements for performing a predetermined circuit function and generating at least one control signal, said function circuit being coupled between a node and a reference terminal and having at least two oper

이 특허에 인용된 특허 (13)

  1. Reese Edmund Arthur (Sugarland TX) Meyer Charles Shelley (Tempe AZ) Leach ; Jr. George S. (Phoenix AZ), Clamped push-pull driver circuit with output feedback.
  2. Pricer, Wilbur D., Controlled power performance driver circuit.
  3. Sakamoto Jyunji (Gunma JA) Imaizumi Norio (Gunma JA) Shiratani Eisuke (Gunma JA), D.C. power source with temperature compensation.
  4. Shiraki Ryuzo (Tokyo JPX) Watanabe Seizi (Tokyo JPX) Yuyama Toshio (Kawasaki JPX), Driver circuit for charge coupled device.
  5. Freeman Leo Boyes (Poughkeepsie NY) Incerto Robert James (Poughkeepsie NY) Petrosky ; Jr. Joseph Anthony (Wappingers Falls NY), Enhancement-and depletion-type field effect transistors connected in parallel.
  6. Nishiuchi Koichi (Sagamihara JPX), Field effect transistor logic circuit having high operating speed and low power consumption.
  7. Prater Cordell E. (Johnson City TN), High current static MOS driver circuit with low DC power dissipation.
  8. Uchida Yukimasa (Yokohama JPX), Internally regulated power voltage circuit for MIS semiconductor integrated circuit.
  9. DeFilippi Robert Joseph (Reston VA), Load gate compensator circuit.
  10. Ebel Mark S. (Santa Clara CA), Semiconductor memory core program control circuit.
  11. Bismarck Otto H. (Fords NJ), Speed up circuit.
  12. Jacquart Christian (Gattieres FRX), Switching device and switched-type power supply using the same.
  13. Raghunathan Kuppuswamy (Austin TX), Voltage translating circuit.

이 특허를 인용한 특허 (17)

  1. Reithmaier, Stefan; Thiele, Gerhard, Circuit configuration for the generation of a reference voltage.
  2. Yokoyama Tatuo (Nara JPX), Communication interface.
  3. Matthews Lloyd P. (Buda TX), Data processor circuit and method for controlling voltage variation of a dynamic node.
  4. Masao Taguchi JP; Satoshi Eto JP; Yoshinori Okajima JP, Electronic circuit apparatus for transmitting signals through a bus and semiconductor device for generating a predetermined stable voltage.
  5. Takemae Yoshihiro (Tokyo JPX), FET voltage reference circuit with threshold voltage compensation.
  6. Pfennings Leonardus C. M. G. (Eindhoven NLX) Veendrick Hendrikus J. M. (Eindhoven NLX) Van Zanten Adrianus T. (Eindhoven NLX), Integrated circuit having capacitive process-scatter compensation.
  7. Ukita Motomu,JPX ; Ishigaki Yoshiyuki,JPX, Internal supply voltage generating circuit for generating internal supply voltage less susceptible to variation of exte.
  8. Zelikson, Michael; Svilan, Vjekoslav; Unger, Norbert; Rotem, Shai, Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain.
  9. Muthukaruppan, Ramnarayanan; Agashe, Pradyumna; Kadali, Uday Bhaskar; Madugonda, Jnaneshwar, Multi-mode voltage regulation with feedback.
  10. Gilliam, Gary, On-chip substrate regulator test mode.
  11. Gilliam,Gary, On-chip substrate regulator test mode.
  12. Tsujimoto Jun-ichi (Yokohama JPX), Power voltage regulator circuit.
  13. Kiryu Masakazu (Yokosuka JPX) Koinuma Hiroyuki (Yokohama JPX) Suzuki Kiminobu (Yokohama JPX), Reference potential generating circuit.
  14. Ikeda Yutaka,JPX, Semiconductor integrated circuit device having an internal power supply circuit capable of stably maintaining output lev.
  15. Henry, Paul M.; Smith, Gregory J.; Oglesbee, John W., Transient rejecting circuit.
  16. Maoz Barak (Highland Park NJ), Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship.
  17. Maoz Barak (Highland Park NJ), Voltage variable FET resistor with chosen resistance-voltage relationship.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로