$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Molded pin grid array package GPT 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H05K-007/06
출원번호 US-0895395 (1986-08-11)
발명자 / 주소
  • Chia Chok J. (Santa Clara CA)
출원인 / 주소
  • National Semiconductor Corporation (Santa Clara CA 02)
인용정보 피인용 횟수 : 23  인용 특허 : 3

초록

A pin-grid package is created by starting with printed wiring boards that have plated through holes that can accommodate wire pins. Pins are secured in position to extend outward from one face of the PW board in the form of a pin grid array of the desired configuration which is typically a plurality

대표청구항

A molded pin grid array package comprising: a printed circuit wiring board having plated through holes including a plurality of package pins secured therein and extending from a first face to form a pin grid array; said printed wiring board having a second face which carries a printed wiring pattern

이 특허에 인용된 특허 (3)

  1. Okikawa ; Susumu ; Mikino ; Hiroshi, Resin-sealed type semiconductor devices and manufacturing method of the sam e.
  2. Olsen Dennis R. (Scottsdale AZ) Spanjer Keith G. (Scottsdale AZ), Semiconductor device including plateless package fabrication method.
  3. Heinle Preston J. (Phoenix AZ), Slot transfer molding apparatus and methods.

이 특허를 인용한 특허 (23)

  1. Saxelby ; Jr. John R. ; Hedlund ; III Walter R., Apparatus for circuit encapsulation.
  2. Weber Patrick O., Apparatus for encapsulating electronic packages.
  3. Weber Patrick O. (San Jose CA), Apparatus for encapsulating electronic packages.
  4. Moitzger Max (Lodi CA), Apparatus for encapsulating selected portions of a printed circuit board.
  5. Cook Arnold J. (Mt. Pleasant PA), Cast-in hermetic electrical feed-throughs.
  6. John R. Saxelby, Jr. ; Walter R. Hedlund, III, Circuit encapsulation.
  7. Saxelby, Jr., John R.; Hedlund, III, Walter R., Circuit encapsulation.
  8. Saxelby ; Jr. John R. ; Hedlund ; III Walter R., Circuit encapsulation process.
  9. Hughes, Steven Michael, In-place clamping of pin-grid array.
  10. Boutin Lynda,CAX ; Letourneau Martial A.,CAX ; Tetreault Real,CAX, Integrated circuit chip package.
  11. Chok J. Chia ; Seng-Sooi Lim ; Patrick Variot, Method for programming a substrate for array-type packages.
  12. Pai, Deepak K., Method of connecting a grid array package to a printed circuit board.
  13. Dibble Eric P. ; Laine Eric H. ; MacQuarrie Stephen W., Pin attach structure for an electronic package.
  14. Komathu Kathuzi (Kawagoe JPX), Pin grid array package.
  15. Chia Chok J. (Santa Clara CA), Plastic molded pin-grid-array power package.
  16. Bridges William G. (Meriden CT) Armer Thomas A. (New Haven CT) Chang Kin-Shiung (Meriden CT), Process for manufacturing plastic pin grid arrays and the product produced thereby.
  17. Chang Kin-Shiung (Meriden CT) Armer Thomas A. (New Haven CT) Bridges William G. (San Jose CA), Process for manufacturing plastic pin grid arrays and the product produced thereby.
  18. Eric P. Dibble ; Eric H. Laine ; Stephen W. MacQuarrie, Process of producing plastic pin grid array.
  19. Chia Chok J. ; Lim Seng-Sooi ; Variot Patrick, Programmable substrate for array-type packages.
  20. David J. Corisis ; Todd O. Bolken, Semiconductor card and method of fabrication.
  21. Rostoker Michael D. ; Pasch Nicholas F., Systems having advanced pre-formed planar structures.
  22. Weber Patrick O. (San Jose CA) Brueggeman Michael A. (Mountain View CA), Transfer modlded electronic package having a passage means.
  23. Boutin Lynda,CAX ; Letourneau Martial A.,CAX ; Tetreault Real,CAX, Transfer molding method for forming integrated circuit package.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로